Устройство для моделирования случайных процессов

Устройство для моделирования случайных процессов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для генерации случайных кодов с заданным законом распределення простых и сложных цепей Маркова, процессов случайных блужданий , немарковских конечнозначных последовательностей , функций цепей Маркова в научно-исследовательских институтах и вычислительных центрах, занимающихся решением задач методами статистического моделирования как самостоятельно, так и в качестве программно-управляемого вероятностного процессора в вычислительной системе . Устройство содержит блок памяти, блок управления, коммутатор, регистр кода, блок задания статистических характеристик и введенные в него два функциональных преобразователя, локальный преобразователь , генератор случайных кодов, второй коммутатор, регистр команд, формирователь адреса и переключатель. Устройство позволяет моделировать более широкий спектр случайных процессов, повысить точность вероятностных характеристик за счет повышения гибкости управления изменением характеристик процесса, повысить удобство пользования за счет стандартизации управления устройством посредством системы команд. 1 ил. I сл to 1C со 1C 1C

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 G 06 F 7 58

"t . (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3808848/24-24 (22) 29.10.84 (46) 07.04.86. Бюл. № 13 (71) Казанский ордена Ленина и ордена

Трудового Красного Знамени государственный университет им. В. И. Ульянова-Ленина (72) P. Г. Бухараев и В. М. Захаров (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 362280, кл. G 06 F 7/58, 1970.

Авторское свидетельство СССР № 1012256, кл. G 06 F 7/58, 1981.

Авторское свидетельство СССР № 1049903, кл. G 06 F 7/58, 1981.

Авторское свидетельство СССР № 368524, кл. G 06 F 7/58, 1970. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СЛУЧАЙНЫХ ПРОЦЕССОВ (57) Изобретение относится к вычислительной технике и может быть использовано для генерации случайных кодов с заданным. законом распределения простых и сложных цепей Маркова, процессов случайных блуж, SU„„1223227 А даний, немарковских конечнозначных последовательностей, функций цепей Маркова в научно-исследовательских институтах и вычислительных центрах, занимающихся решением задач методами статистического моделирования как самостоятельно, так и в качестве программно-управляемого вероятностного процессора в вычислительной системе. Устройство содержит блок памяти, блок управления, коммутатор, регистр кода, блок задания статистических характеристик и введенные в него два функциональных преобразователя, локальный преобразователь, генератор случайных кодов, второй коммутатор, регистр команд, формирователь адреса и переключатель. Устройство позволяет моделировать более широкий спектр @ случайных процессов, повысить точность вероятностных характеристик за счет повышения гибкости управления изменением характеристик процесса, повысить удобство поль- С зования за счет стандартизации управления устройством посредством системы команд.

1 ил.

1223227

Изобретение относится к вычислительной технике, предназначено для генерации случайных кодов с заданными законами распределения, процессов случайного блуждания, простых и сложных цепей Маркова, конечнозначных немарковских последовательностей, функций цепей Маркова и может быть использовано в качестве программно-управляемого вероятностного процессора в вычислительной системе.

Целью изобретения является расширение функциональных возможностей за счет увеличения числа классов генерируемых случайных процессов, повышение точности вероятностных характеристик за счет повышения гибкости управления изменением характеристик процесса и повышение удобства пользования.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 — схема первого функционального преобразователя; на фиг. 3 — схема второго функционального преобразователя; на фиг. 4 — схема блока управления; на фиг. 5 — схема генератора случайных кодов; на фиг. 6 схема формирователя адреса; на фиг. 7— схема блока задания статистических характеристик.

Устройство содержит функциональные преобразователи 1 и 2, блок 3 памяти, блок

4 управления, генератор 5 случайных кодов, коммутаторы 6 и 7, регистр 8 команд, формирователь 9 адреса, переключатель 10, регистр 11 кода, блок 12 задания статистических характеристик.

Первый функциональный преобразователь 1 содержит регистр 13 памяти, коммутатор 14, блок 15 сравнения, блок 16 определения вероятностных характеристик (фиг. 4).

Второй функциональный преобразователь

2 содержит. дешифратор 17, блок 18 реверсивных счетчиков, коммутатор 19, регистр

20 памяти.

Блок 4 управления содержит распределитель 21 импульсов синхронизации, состоящий из элементов И и задержек, дешифраторы 22 и 23, счетчик 24 тактовых импульсов, группу 25 элементов И, RS-триггер 26, элементы И 27 и 28, генератор 29 тактовых импульсов, кнопочный элемент 30, элемент ИЛИ 31, группу 32 элементов И, счетчики 33 и 34, RS-триггер 35, элемент

36 задержки, элементы ИЛИ 37 и 38, элемент И 39, кнопочный элемент 40, элемент

И 41, счетчик 42 команд.

Генератор 5 случайных кодов содержит группу 43 вероятностных преобразователей (фиг. 3), коммутатор 44, дешифратор

45, группу 46 коммутаторов, элемент ИЛИ

47 и распределитель 48 импульсов синхронизации, выполненный по схеме сдвигового регистра.

1О

15 го

25 зо

Формирователь 9 адреса содержит блок

49 элементов ИЛИ, блок 50 элементов И, элемент И 51, блок 52 элементов И, элемент ИЛИ 53, элемент И 54, блок 55 элементов ИЛИ, элемент И 56, дешифратор 57, регистр 58 сдвига, элемент И 59.

Блок 12 задания статистических характеристик содержит дешифратор 60, регистр

61 памяти, кнопочный элемент 62.

Первый функциональный преобразователь 1 предназначен для получения различных функций от случайных последовательностей, например выборочного среднего, и признаков условий.

Второй функциональный преобразователь

2 служит для формирования случайных векторов, в частности случайных координат многомерной области.

Регистр 8 команд выполняет функцию хранения команды. Адресная часть регистра выполнена в виде сумматора.

Формирователь 9 адреса формирует текущие адреса в процессе выполнения команды на базе начального адреса, заданного в регистре 8 команд.

Принцип работы устройства сводится к реализации команд. Устройство выполняет команды, которые можно классифицировать на четыре типа (Ki, Кь Кз, К4), позволяющие формировать различные классы случайных процессов.

Команды типа Ki позволяют формировать случайные независимые коды, задаваемые функцией распределения вероятностей, и системы случайных величин (многомерные распределения).

По командам типа К формируются последовательности случайных кодов, в которых текущее состояние последовательности стохастически зависит от предыстории процесса, в частности простые и r-сложные цепи Маркова.

Команды типа Кз позволяют реализовать случайные последовательности, вероятностные характеристики которых изменяются во времени по заданной программе.

Команды типа К4 формируют случайные последовательности, зависимые от интегральных характеристик исходных случайных процессов.

Команда имеет поле операций, адресное поле, поле для хранения двоичного кода числа (и) значений случайного кода, поле для хранения длины (N) траектории случайной последовательности и поле признаков условий.

Процесс функционирования устройства состоит из двух фаз: фазы считывания команды и фазы выполнения команды.

Считывание команды производится по адресу, записанному в счетчике 42 команд по следующей последовательности микроопераций: триггер 35 импульсом «Пуск» от кнопочного элемента 40 или импульсом, который подается с элемента И 41 через

1223227

55 элемент ИЛИ 37 при переходе к новой команде, устанавливается в единичное положение и открывает коммутаторы 6 и 7 и элемент И 39. Импульс от генератора 29 тактовых импульсов через элемент И 39 производит считывание команды через коммутатор 7 в регистр 8 команд, в соответствии с адресом, поступившим из счетчика 42 команд через открытый коммутатор 6.

Этот же импульс через элемент 36 задержки устанавливает триггер 35 в нулевое состояние, а триггер 26 в единичное состояние. При этом потенциал, поступающий с триггера 35 на дешифратор 23 и элемент

И 27, разрешает работу дешифратора 23 и счетчика 24 для выполнения команды.

Получение случайных кодов с заданным законом распределения производится по следующей последовательности микроопераций: по первому импульсу распределителя 21 содержимое адресного поля из регистра 8 команд через коммутатор 6 передается в адресную часть блока памяти вероятностного преобразователя 43 и коды значений и и N заносятся соответственно в счетчики 33 и 34, также запускается блок генерации равномерно распределенных случайных чисел в ве-, роятностном преобразователе 43 ., по второму импульсу распределителя 21 запускается распределитель 48 генератора 5 случайных кодов и триггер 26 переключается в состояние, которое открывает элемент

И 28 и закрывает элемент И 27; под действием тактовых импульсов, поступающих через элемент 28 И, распределитель 48 вырабатывает серию управляющих импульсов для получения случайного кода на выходном регистре вероятностного преобразователя 43>. Длина серии определяется счетчиком 33, т. е. импульс переполнения счетчика 33 через элемент ИЛИ 31 переключает триггер 26 в единичное положение, которое переводит генератор 29 на счетчик 24 импульсов через открытый элемент И 27 и цикл рассмотренных микроопераций повторяется.

Переход к новой команде производится по импульсу переполнения счетчика 34, разрешающего через элемент И 41 прибавление единицы к содержимому счетчика 42 команд.

Эта же единица устанавливает через элемент ИЛИ 37 триггер 35 в единичное положение и блок 4 управления переходит в фазу считывания команд. Переход к новой команде может быть произведен таким же образом и по заданному условию путем подачи сигнала на элемент ИЛИ 38 из блока 15 функционального преобразователя 1.

Перед выполнением новой команды регистр команд и счетчики 24, 33 и 35 сбрасываются в нулевое положение. Цепи сброса не показаны, так как их реализация не представляет принципиальных трудностей.

Для получения с помощью команд типа Ki системы случайных величин (m-мерного распределения) необходимо во все блоки памяти вероятностных преобразователей

43 — 43 записать (по одинаковым адресам для всех блоков) соответствующие составляющие m-мерного распределения. В процессе выполнения команды преобразователи

43> — 43 работают параллельно. Значения случайных кодов, полученные на выходах преобразователей, после выполнения команды представляют в своей совокупности mмерную случайную величину.

При выполнении команд типа К характерной особенностью является изменение адреса в регистре 8 команд с помощью полученного на выходе вероятностного преобразователя 43 случайного кода. Примером команды, относящейся к этому типу, является команда (K i) для получения простых однородных цепей Маркова.

Реализация команды К 1 производится по следующей последовательности микроопераций.

1. Выполняется последовательность микроопераций для команды К>, при этом по первому импульсу распределителя 21 код npu2s знака цепи Маркова поступает из регистра 8 команд в дешифратор 57 и открывает элемент И 54.

2. Импульс распределителя 21 открывает коммутатор 44 и случайный код с выходного регистра вероятностного преобразователя 43> считывается на выход устройства и через коммутатор 44 со сдвигом (в сторону старших разрядов) на число разрядов, равное разрядности полученного случайного кода в регистр 58.

Содержимое регистра 58 является адресом зоны в блоке памяти вероятностного преобразователя 43, в которой записано распределение вероятностей очередной строки стохастической матрицы цепи Маркова.

Этот адрес на первом шаге следующего

4О цикла формирования нового состояния цепи Маркова переписывается через блок 50 элементов И в старшую часть адресного регистра блока памяти вероятностного преобразователя 43>.

С помощью команды типа К межно реализовать r-сложные цепи Маркова, для которых текущее состояние цепи стохастически зависит от г-предыдущих состояний.

В устройство заложено два принципа реализации таких цепей: по приведенному выше алгоритму простой цепи, но где адрес очередной строки стохастической матрицы определяется кодом длиной из r состояний в регистре 58, причем в процессе формирования состояния цепи сдвиговые импульсы, посгупающие в регистр 58 от генератора 28 через элемент 59 И, сдвигают содержимое регистра в сторону старших разрядов на вели1223227 чину, определяемую разрядность;о состояния цепи; по принципу представления стохастической матрицы r-сложной цепи Маркова с помощью автоматной таблицы, которая записывается в блок памяти, что позволяет минимизировать информационный объем, необходимый для задания цепи. Этот принцип можно реализовать, в частности, по алгоритму работы устройства (фиг. 3). По этому алгоритму формируются и немарковские конечнозначные последовательности.

По команде типа К2 (например, K22) реализуются локальные цепи Маркова, описывающие процессы случайных блужданий по координатам m-мерной области. Каждой координате, в которой производится изменение вероятностей направлений блужданий, сопоставляется зона памяти в блоке памяти вероятностного преобразователя 43 для записи распределения вероятностей, а номер этой зоны записывается по соответствующей координате (адресу) в блок 3 памяти.

Текущая случайная координата (состояние локальной цепи) образуется в блоке 18 локального преобразователя 2. Модификация адреса, записанного в регистре 8 команд, с помощью кода, получаемого в блоке 18, позволяет в процессе выполнения команды получать процесс случайного блуждания, зависимый от текущих координат.

Адресное поле команды Kzz содержит начальный адрес зоны памяти вероятностного преобразователя 43ь где хранится распределение вероятностей по направлениям блуждания из начальной координаты. После команды для записи числа и содержит величину, равную числу направлений блужданий.

Реализация команды К2 производится по следующей последовательной микрооперации: выполняется последовательность микроопераций по пункту 1, команды К 1,. импульс распределителя 21 открывает коммутатор 44 и случайный код с преобразователя 43 поступает через дешифратор 17 в блок 18 реверсивных счетчиков, где он суммируется с начальной координатой; одновременно этот импульс открывает блок 52 элементов И и адрес из регистра 8 переписывается в регистр 58 для временного хранения; следующий чмпульс распределителя 21 сбрасывает адресную часть регистра 8 в нулевое состояние, выдает разрешение коммутатору 19 на пропуск новой полученной координаты из блока 19 через блок 49 элементов ИЛИ в адресную часть регистра 8 и разрешение на считывание по этому адресу операнда из блока 3 памяти через коммутатор 6 в регистр 13 блока 1; по следующему импульсу распределителя 21 в схеме 15 сравнения определя5

55 ется наличие признака, соответствующего распределению случайных кодов в операнде, и одновременно сбрасывается в нулевое состояние адресная часть регистра 8; по следующему импульсу распределителя

21 при наличии признака номер зоны с регистра 13 через коммутатор 14 и блок 49 переписывается в адресную часть регистра

8, при нулевом признаке импульса распределитель 21 разрешает (через элемент И 51) переписать из регистра 58 в регистр 8 адрес старой зоны. Далее рассмотренный цикл повторяется. Процесс построения траектории заканчивается по признаку граничной координаты, поступающей из блока 15 в блок 38, или по импульсу переполнения счетчика 34.

Процесс выполнения команд типа Кз включает в себя выполнение последовательностей микроопераций в соответствии с командой типа Ki и выполнение последовательности микроопераций для формирования начального адреса новой зоны памяти в вероятностном преобразователе 43, где записано соответствующее распределение вероятностей. Это позволяет изменять процесс по заданной программе.

Новый адрес на каждом шаге выполнения программы формируется путем сложения содержимого адресной части регистра 8 команд и содержимого регистра 58, которое поступает в регистр 8 команд (по импульсу разрешения от распределителя 21) через блоки 50 и 49. Таким образом, реализуются, например, неоднородные цепи Маркова.

Содержимое регистра 58 для отмеченной цели может быть постоянной величиной, занесенной предварительно (для команды Ka>), или переменной величиной, изменяемой в команде Kaz по признаку (по аналогии с командой К2 ) на основе анализа признака в блоке 15 и последующей передачей содержимого регистра 58 в регистр 8 команд.

Для команды Кзз содержимое регистра

58 является случайной величиной, что позволяет каждую зону памяти в вероятностном преобразователе 43 выбирать по определенному вероятностному закону.

При выполнений команды Ки на первом шаге выполняется последовательность микроопераций в соответствии с командой типа Ki, при этом значения случайных кодов формируются на всех выходных регистрах вероятностных преобразователей 43 —

43 . На следующем шаге по импульсу распределителя 21 и по случайному коду, полученному в преобразователе 43,, открывается через дешифратор 45 один из коммутаторов 46, через который случайный код с выхода соответствующего вероятностного преобразователя считывается через блок 47 элементов ИЛИ в регистр 20, откуда на третьем шаге по импульсу от распределителя 21, поступающему в коммутатор 44, код переписывается через открытый комму1223227

7 татор 44 со сдвигом (по аналогии с командой К ) в регистр 58.

В простейшем случае изменение случайного процесса по вероятностному закону можФормула изобретения

55 но ограничить выполнением первых двух шагов команды Кзз.

Отличительной особенностью команд типа Кз является то, что изменение в адресе в регистре 8 команд производится после каждого значения случайного кода, полученного на выходе преобразователя 43>, или небольшой серии случайных кодов, определяемой счетчиком 34.

По команде типа К4 выполняется следующая последовательность микроопераций: выполняется последовательность микроопераций в соответствии с командой типа К1 или Кз, по импульсу распределителя 21, поступающего в коммутатор 44, случайный код с выходом преобразователя 43 считывается в блок 16. Данный цикл повторяется до заполнения счетчика объема выборки в блоке 16. На этом этапе в блоке 16 определяются заданные интегральные характеристики формируемой случайной последовательности. После переполнения объема выборки счетчика в блоке 16 требуемый параметр по импульсу распределителя, поступающего в коммутатор 14, считывается из блока 16 в регистр 58 для изменения начального адреса в регистре 8 команд.

Подобное изменение адреса через циклы, определяемые объемом выборки для получения вероятностных характеристик, может быть, в частности, приостановлено при достижении заданной точности вероятностных характеристик генерируемого процесса по результату сравнения в блоке 15 вероятностного параметра с эталонным значением, хранимым в регистре 13.

Устройство для моделирования случайных процессов, содержащее блок памяти, блок управления, первый коммутатор, регистр кода, блок задания статистических характеристик, первый выход которого и выход регистра кода соединены соответственно с первым считывающим и управляющим режимом работы входами блока памяти, отличающееся тем, что, с целью повышения точности, оно содержит два функциональных преобразователя, генератор случайных кодов, второй коммутатор, регистр команд, формирователь адреса и переключатель, при этом первый функциональный преобразователь содержит регистр памяти, коммутатор, блок сравнения, блок определения вероятностных характеристик, второй функциональный преобразователь содержит дешифратор, блок реверсивных счетчиков, коммутатор и регистр памяти, блок управления содержит распределитель импульсов, два де5

35 шифратора, три счетчика импульсов, две группы элементов И, два RS-триггера, четыре элемента И, генератор тактовых импульсов, кнопочный элемент «Пуск», кнопочный элемент «Стоп», три элемента ИЛИ, элемент задержки и счетчик команд, генератор случайных кодов содержит группу вероятностных преобразователей, коммутатор, дешифратор, группу коммутаторов, элемент

ИЛИ и распределитель импульсов, формирователь адреса содержит два блока элементов ИЛИ, два блока элементов И, четыре элемента И, элемент ИЛИ, дешифратор и регистр сдвига, информационный вход регистра памяти первого функционального преобразователя соединен с первым входом второго коммутатора устройства, первый выход регистра памяти первого функционального преобразователя соединен с первым информационным входом блока сравнения, а второй выход регистра памяти соединен с первым информационным входом коммутатора первого функционального преобразователя, второй информационный вход коммутатора первого функционального преобразователя соединен с выходом блока определения вероятностных характеристик, первый, второй и третий управляющие входы коммутатора первого функционального преобразователя соединены с первым, вторым и третьим входами распределителя импульсов блока управления, а четвертый управляющий вход коммутатора первого функционального преобразователя соединен с выходом «Больше» блока сравнения первого функционального преобразователя, первый выход коммутатора первого функционального преобразователя соединен с первым входом первого блока элементов ИЛИ формирователя адреса, второй выход коммутатора первого функционального преобразователя соединен с первым входом второго блока элементов ИЛИ формирователя адреса, третий выход коммутатора первого функционального преобразователя соединен с вторым считывающим входом памяти устройства, а четвертый выход этого коммутатора соединен с вторым информационным входом блока сравнения первого функционального преобразователя, первый и второй синхронизирующие входы блока сравнения первого функционального преобразователя соединены с четвертым и пятым выходами распределителя импульсов блока управления, выходы «Равно» и «Меньше» блока сравнения первого функционального преобразователя соединены соответственно с первыми входами первого элемента И и элемента

ИЛИ формирователя адреса, а выход «Неравно» блока сравнения первого функцио-, нального преобразователя соединен с первым входом первого элемента ИЛИ блока управления, первый информационный вход блока определения вероятностных характеристик соединен с первым выходом ком1223227

10 мутатора генератора случайных кодов, а второй информационный вход блока определения интегральных характеристик соединен с первым выходом коммутатора второго функционального преобразователя, вход дешифратора второго функционального преобразователя соединен с вторым выходом коммутатора генератора случайных кодов, а выход этого дешифратора соединен с входом блока реверсивных счетчиков второго функционального преобразователя, выход которого соединен с первым информационным входом коммутатора второго функционального преобразователя, второй информационный вход которого соединен с выходом регистра памяти второго функционального преобразователя, а первый, второй и третий управляющие входы этого коммутатора соединены соответственно с шестым, седьмым и восьмым выходами распределителя импульсов блока управления, второй и третий выходы этого коммутатора соединены соответственно с информационным входом блока памяти устройства и вторым входом блока элементов ИЛИ формирователя адреса, первый и второй информационные входы регистра памяти второго функционального преобразователя соединены соответственно с выходом блока элементов ИЛИ генератора случайных кодов и первыми выходами группы коммутаторов этого генератора, а выход регистра памяти второго функционального преобразователя соединен с первым информационным входом коммутатора генератора случайных кодов, первый и второй входы распределителя импульсов блока управления соединены соответственно с выходами первого и второго дешифраторов блока управления, первый выход распределителя импульсов блока управления соединен с вторым входом элемента И формирователя адреса, четвертый выход этого распределителя импульсов соединен с входом сброса регистра команд, шестой выход этого распределителя импульсов соединен с входом считывания блока памяти, с первым управляющим входом второго коммутатора устройства и с входом сброса регистра команд, девятый выход этого распределителя импульсов соединен с первым входом первого блока элементов И формирователя адреса и с первым управляющим входом коммутатора генератора случайных кодов, десятый выход этого распределителя импульсов соединен с вторым управляющим входом коммутатора генератора случайных кодов и первыми управляющими входами коммутаторов группы этого же генератора, одиннадцатый и двенадцатый выходы этого распределителя импульсов соединены с третьим и четвертым управляющими входами коммутатора генератора случайных кодов, тринадцатый выход этого распределителя импульсов соединен с вторыми управляющими входами коммутаторов груп5

55 пы генератора случайных кодов, четырнадцатый выход этого распределителя импульсов соединен с входом элемента ИЛИ формирователя адреса, пятнадцатый выход этого распределителя импульсов соединен с первыми считывающими входами вероятностных преобразователей группы генератора случайных кодов, первыми входами элементов

И первой и второй групп блока управления, с первыми входами второго и третьего элементов И формирователя адреса и с вторым управляющим входом первого коммутатора, шестнадцатый выход распределителя импульсов блока управления соединен с входом запуска распределителя импульсов генератора случайных кодов и R-входом первого

RS-триггера блока управления, семнадцатый выход распределителя импульсов блока управления соединен с информационным входом первого счетчика импульсов блока управления, вход первого дешифратора блока управления соединен с выходом первого счетчика импульсов этого же блока, информационный вход второго дешифратора блока управления соединен с первым выходом коммутатора устройства, а синхронизирующий вход второго дешифратора блока управления соединен с прямым выходом второго RS-триггера блока управления, счетный вход первого счетчика импульсов блока управления соединен с выходом первого элемента И этого же блока, S-вход первого триггера блока управления соединен с выходом второго элемента ИЛИ блока управления, а инверсный выход этого триггера соединен с первым входом второго элемента

И данного блока, первый и второй входы первого элемента И блока управления соединены соответственно с прямыми выходами второго и первого RS-триггеров этого же блока, третий вход первого элемента И и второй вход второго элемента И блока управления соединены с выходом генератора тактовых импульсов этого же блока, выход второго элемента И блока управления соединен со счетным входом второго счетчика импульсов этого же блока, с входом распределителя импульсов генератора случайных кодов и с первым входом четвертого элемента И формирователя адреса, выход генератора тактовых импульсов блока управления соединен с первыми входами третьего и четвертого элементов И и с входом элемента задержки того же блока, информационные входы второго и третьего счетчиков импульсов блока управления соединены соответственно с выходами элементов И первой и второй групп этого же блока, входы которых соединены соответственно с первым и вторым выходами регистра команд, выход второго счетчика импульсов блока управления соединен с первым входом второго элемента ИЛИ и с синхронизирующим входом третьего счетчика импульсов того же блока, выход которого

1223227

45 соединен с вторым входом первого элемента ИЛИ того же блока, выход элемента задержки блока управления соединен с вторым входом второго элемента ИЛИ и прямым входом второго RS-триггера того же блока, инверсный выход которого соединен соответственно с первым управляющим входом и вторым управляющим входом первого и второго коммутаторов устройства и с первым входом третьего элемента И блока управления, а инверсный вход второго RSтриггера соединен с выходом третьего элемента ИЛИ блока управления, первый и второй входы этого же элемента ИЛИ соединены соответственно с выходом кнопочного элемента «Пуск> блока управления и выходом четвертого элемента И этого же блока, выход третьего элемента И блока управления соединен с третьим входом считывания блока памяти, второй вход четвертого элемента И блока управления соединен с четвертым входом считывания блока памяти, второй вход четвертого элемента И блока управления соединен с выходом первого элемента ИЛИ того же блока, третий вход которого соединен с выходом кнопочного элемента «Стоп» блока управления, выход четвертого элемента И блока управления 2s соединен с входом счетчика команд этого же блока, выход которого соединен с первым адресным входом первого коммутатора устройства, первый, второй и третий адресные входы вероятностных преобразователей группы генератора случайных кодов соединены соответственно с первым выходом коммутатора, с первым выходом второго блока элементов И формирователя адреса и с выходом регистра кода, вход записи вероятностных преобразователей группы генератора случайных кодов соединен с первым вы- З5 ходом дешифратора блока задания статистических характеристик, второй, третий, четвертый, пятый и шестой считывающие входы вероятностных преобразователей группы генератора случайных кодов соединены 4О соответственно с выходами распределителя импульсов этого же генератора, первый выход первого вероятностного преобразователя группы вероятностных преобразователей генератора случайных кодов соединен с вторым информационным входом коммутатора этого же блока, а выходы остальных вероятностных преобразователей этой группы соединены с соответственно информационными входами коммутаторов группы

12 генератора случайных кодов, третий вход коммутатора генератора случайных кодов соединен с вторым выходом регистра команд блока управления, а третий выход этого коммутатора соединен с первым информационным входом регистра сдвига формирователя адреса, четвертый выход этого коммутатора соединен с входом дешифратора генератора случайных кодов, выход которого соединен с третьим управляющим входом коммутаторов группы данного генератора, вторые выходы коммутаторов группы генератора случайных кодов соединейы соответственно с входами элементов ИЛИ этого же блока, второй информационный вход первого коммутатора соединен с пятым выходом регистра команд, третий управляющий вход этого коммутатора соединен с выходом переключателя, а третий выход этого коммутатора соединен с адресным входом блока памяти устройства, информационный вход второго коммутатора устройства соединен с выходом блока памяти устройства, а второй выход этого коммутатора соединен с вторым информационным входом регистра команд, третий вход блока элементов ИЛИ формирователя адреса соединен с выходом первого блока элементов И формирователя адреса, а выход данного блока элементов ИЛИ соединен с первым информационным входом регистра команд, первый вход первого блока элементов И формирователя адреса соединен с выходом регистра сдвига этого же блока, а второй вход этого блока элементов И соединен с выходом элемента ИЛИ этого же блока, третий вход которого соединен с выходом первого элемента И того же блока, а четвертый и пятый входы этого элемента ИЛИ соединены соответственно с вторым и третьим элементами И того же блока, вторые входы которого, третьего и четвертого элементов И формирователя адреса соединены с выходом дешифратора этого же блока, вход которого соединен с третьим выходом регистра команд, второй вход первого блока элементов И формирователя адреса соединен с четвертым выходом регистра команд, а выход данного блока элементов И соединен с вторым входом второго блока элементов

ИЛИ, выход которого соединен о вторым информационным входом регистра сдвига формирователя адреса, синхронизирующий вход которого соединен с выходом пятого элемента И формирователя адреса.

1223227

1223227

1223227

Составитель А. Карасов

Редактор Г. Волкова Техред И. Верес Корректор М. Самборская

Заказ 1714/51 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 1 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4