Сигнатурный анализатор

Сигнатурный анализатор

Иллюстрации

Показать все

Реферат

 

.Изобретение относится к автома- :тике и вычислительной технике. Цель изобретения - увеличение глубины поиска дефекта при формировании сигнатур дискретных сигналов, имеющих три состояния. Во время двух соседних окон измерения последовательно формируются комплексная сигнатура, т.е. сигнатура, несущая информацию о состояниях О, 1 и Z, и сигнатура третьего состояния, несущая информа цию только о состояниях Z. Каяздая из этих сигнатур индицируется независимо на раздельных блоках индикации . Получение двух указанных сигнатур позволяет ускорить процедуру диагностики, что зквивалеитно увеличению глубины поиска дефекта на фиксированном шаге данной процедуры.. 1 ил. . (Л с

.СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) (51) 4 С 06 F ll/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ CCCP f

FlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬЩФ

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

Ю (21) 3805844/24-24 (22) 24.10.84 (46) 07.04.86. Бюл; Ó 13 (72) В.В.Сидоренко (53) 681.3 (088.8) (56) Электроника, 1977, У 5, с.2333.

Авторское евидетельство СССР

У 903898, кл. С 06 F l5/46, 1980. (54) СИГНАТУРНБИ АНАЛИЗАТОР (57).Изобретение относится к автома.тике и вычислительной технике. Цель изобретения — увеличение глубины поиска дефекта при формировании сигнатур дискретных сигналов, имеющих три состояния. Во время двух соседних окон измерения последовательно формируются комплексная сигнатура, т.е. сигнатура, несущая информацию о состояниях О, 1 и Е, и сигнатура третьего состояния, несущая информа-. цию только о состояниях Z. Каждая из этих сигнатур индицируется независимо на раздельных блоках индикации. Нолучение двух указанных сигнатур позволяет ускорить процедуру диагностики, что эквивалентно увеличению глубины поиска дефекта на фиксированном шаге данной процедуры.

1 ил.

1223231

Изобретение относится к автоматике и вычислительной технике и может быть использовано для поиска неисправностей в дискретных объектах.

Целью изобретения является увеличение глубины поиска дефекта при формировании сигнатур дискретных сигналов, имеющих три состояния.

На чертеже приведена структурная схема сигнатурного анализатора. 10

Схема содержит шифратор l коммутатор 2, формирователь 3 сигнатур, первый блок 4 индикации, формирова-. тель 5 временных сигналов, первый триггер 6, одновибратор 7, логичес- 15 кий элемент ИЛИ 8, информационный вход 8 и синхровход 10 анализатора, вспомогательный синхросигнал ll, синхросигнал 12 на синхровходе формирователя 3 сигнатур, второй выход 20

13 шифратора 1, первый выход 14 шифратора 1, управляющий вход 15 задания окна измерения анализатора, второй триггер 16, формирователь 17 импульса, первый 18, второй 19 и тре- 25 тий 20 элементы И, первый 21 и второй 22 буферные регистры, второй блок 23 индикации.

Сигнатурный анализатор работает следующим образом. 30

Диагностируемый дискретный объект (не показан) переводится в ремонтный режим либо подключается к соот ветствующему источнику сигналов диагностических входных воздействий, При

35 этом обеспечивается циклическое повторение последовательностей дискретных сигналов в каждой внутренней точке объекта, подлежащей анализу. Полный период работы сигнатурного анали- 40 затора охватывает два упомянутых цикла, в результате чего формируются две сигнатуры: комплексная (общая) сигнатура, содержащая информацию о моментах появления сигналов логического "0", логической "l и третьего состояния 2, а также сигнатура третьего состояния, содержащая информацию только о моментах появления сигнала третьего состояния Z. .50

В исходном состоянии элементы памяти формирователя 3 сигнатур находятся в нулевом состоянии, которое обеспечивается цепями начальной установки (не показаны). Исходное состояние триггера 16 безразлично, так как оно влияет только на очередность формирования указанных двух сигнатур. Для определенности положим, что триггер

16 также находится в нулевом состоянии. .с

Анализируемая двоичная последовательность дискретных сигналов, имеющих три состояния, поступает через информационный вход 9 анализатора на вход шифратора 1, который перекодирует каждый бит укаэанной последовательности в два бита, получаемых на выходах 13 и 14 шифратора соответственно следующим образом:

Выход 13 Выход 14

Логическая "1" 1 0

Логический "0" 0 0

Третье состояние 0 1

Таким образом, сигналы на выходе

13 шифратора 1 .несут информацию о моментах на его входе сигналов логического "0" и логической "1", а сигналы на его выходе 14 — только о моментах появления третьего состояния 2. Анализируемая последовательность синхронизирована с главным синхросйгналом на входе 10 анализатора, а также с внешними сигналами "Старт"/

"Стоп" на входе 15, которые в каждом цикле повторения .анализируемой последовательности формируют при помощи формировател 5 временны сигналов соответствующий ймпульс измерительного окна, передний фронт которого, соответствующий событию "Старт", вызывает переключение триггера 16 в противоположное предыдущему состояние.

В данном случае на прямом выходе триггера 16 устанавливается единичное, а на инверсном — нулевое состояние.

Вход 13 шифратора 1 соединен через третий элемент И 20 с вторым информационным входом коммутатора 2, Выход 14 шифратора 1 соединен с первым информационным входом коммутатора 2, адресный управляющий вход которого управляется триггером 6, установка в "0" которого производится передним фронтом главного синхросигнала 10, поступающего извне в анализатор. Будучи в нулевом состоянии, этот триггер адресует второй вход коммутатора 2, и на его выход проходит сигнал с выхода 13 шифратора 1 через третий .элемент И 20, так как при этом на первом входе третьего элемента И 20 поддерживается единичное состояние, обеспечиваемое прямым выходом второго триггера 16. Этот ,сигнал воспринимается по главному

1223231 состояние, при котором на его прямом выходе устанавливается нулевое состояние, которое поступает на второй вход первого элемента И 18, запрещая прохождение импульса записи на синхровход первого буферного регистра 21 по окончании второго полупериода работы анализатора, и которое поступает также на первый вход третьего элемен10 та И 20, запрещая прохождение сигналов с информацией о моментах появлет ния сигналов логического "0" и логической "1" анализируемой последовательности с выхода 13 шифратора 1 через коммутатор 2 в формирователь 3 сигнатур.

Анализируемая двоичная последовательность дискретных сигналов, имеющих три состояния, вновь поступает на

20 вход шифратора 1, который перекодирует каждый бит указанной последовательности в соответствии с приведенной таблицей. Коммутатор 2, триггер 6, одновибратор 7 и логический элемент

25 ИЛИ 8 вновь обеспечивают за один период главного синхросигнала последовательное мультиплексирование состояний двух информационных входов коммутатора 2 и два сдвига в регистре сдвига формирователя 3 сигнатур. Однако при этом на втором входе коммутатора

2 поддерживается нулевое состояние независимо от логического состояния на входе шифратора 1, так как на первом входе третьего элемента И 20 установлено запрещающее нулевое состояние, поступающее с прямого выхода триггера 16.

Это позволяет формировать в данном полупериоде сигнатуру только сигнала, поступающего с выхода 14 шифратора 1

О через коммутатор 2 в формирователь 3 сигнатур и несущего информацию только о моментах появления третьего состоя45 синхросигналу 10 на входе формирователя 3. Формируемый с некоторой задержкой, определяемой одновибратором 7, относительно среза главного синхросигнала 10 вспомогательный синхросигнал ll своим фронтом переключает триггер 6 в единичное состояние, благодаря чему коммутатор 2 коммутирует на свой выход уже сигнал с первого выхода 14 шифратора 1. По заднему фронту вспомогательного синх росигнала ll через логический элемен

ИЛИ 8 этот сигнал воспринимается формирователем 3 сигнатур.

Таким образом, за один период главного синхросигнала 10 происходит кодирование одного бита анализируемой последовательности в два соответствующих бита, последовательное мультиплексирование этих двух бит на вход формирователя 3 сигнатур и за счет итогового синхросигнала 12, образующегося на выходе элемента

ИЛИ 8, два сдвига в регистре сдвига формирователя сигнатур, участвующих в формировании комплексной сигнатуры.

Формирование комплексной сигнатуры завершается при возникновении события "Стоп" на входе формирователя

5 временных сигналов в конце цикла повторения анализируемой последовательности. При этом на выходе формирователя 5 временных сигналов формируется задний фронт импульса измерительного окна, который поступает на вход формирователя 17 импульса, на выходе которого формируется импульс записи информации из формирователя 3 сигнатур в один из буферных регистров, В данном случае триггер 16 находится в единичном состоянии и импульс записи с выхода формирователя 17 че рез элемент И 18 поступает на синхровход первого буферного регистра 21.

При этом полученное значение комплексной сигнатуры записывается в регистр 21 и индицируется блоком 4 индикации комплексной сигнатуры.

Таким образом, завершается первый полупериод работы сигнатурного анализатора и начинается второй полупериод — формирование сигнатуры сигнала третьего состояния 2.

Передний фронт импульса измерительного окна, появляющийся в начале следующего цикла повторения анализиРуемой последовательности, вызывает переключение второго триггера 16 в ния в анализируемой последовательности.

Формирование сигнатуры третьего состояния завершается при возникновеник. события Сто на входе формирова-! теля 5 временных сигналов в конце . цикла повторения анализируемой пос50 ледовательности. При этом по заднему фронту импульса измерительного окна на выходе формирователя 17 импульса снова формируется импульс записи, коi торый теперь поступает только на

55 синхровход второго буферного регистра 22 через второй элемент И 19, на втором входе которого поддерживается разрешающее единичное состояние, 1223231 обеспечиваемое вторым инверсным выхо-. дом триггера 16. При этом полученное значение сигнатуры третьего состояния записывается с выхода формирова5 . теля 3 сигнатур во второй буферный регистр 22 и инднцируется вторым блоком 23 индикации.

Таким образом, завершается второй полупериод работы сигнатурного ана- 1р лизатора. Все последующие циклы повторения анализируемой последовательности повторяют работу сигнатурного анализатора в соответствии с приведенным описанием, обновляя содержимое 15 буферных регистров 22 и 21.

Входы произвольно диагностируемого объекта можно условно разделить на две группы: первую группу входов управления установкой состояний ло- 20 гической "1" и логического "О" (сюда же относятся и информационные входы) и вторую группу входов управления установкой третьего состояния

Z. 25

Наличие двух сигнатур — комплексной и третьего состояния — позволяет однозначно определять группу входов, подлежащих проверке на следующем шаге процедуры диагностики, что эквивалентно увеличению глубины поиска дефекта на данном шаге процедуры.

Формула изобретения 35

Сигнатурный анализатор, содержащий шифратор, коммутатор, формирователь сигнатур, первый блок индикации, формирователь временных сигналов, первый триггер, одновибратор и элемент ИЛИ, причем вход формирователя временных сигналов является входом задания окна измерения анализатора, ВыхОд фОрмирОВателя Временных сигна лов подключен к разрешающему входу формирователя сигнатур, информационный и синхронизирующнй входы которого подключены соответственно к выходам коммутатора и элемента ИЛИ, информационный вход анализатора соединен с входом шифратора,,первый выход которого соединен с первым информационным входом коммутатора, управляющий вход которого соединен с прямым выходом первого триггера, единичный вход которого соединен с выходом одновибратора и первым входом элемента ИЛИ, второй вход которого является синхровходом анализатора и соединен с входом одновибратора и нулевым входом триггера, о т л и ч аю шийся тем, что, с целью увеличения глубины .поиска дефекта при формировании сигнатур дискретных сигналов, имеющих три состояния, в него введены формирОватель импульса, второй триггер, первый, второй и третий элементы И, первый и второй буферные регистры и второй блок индикации, причем выход формирователя временных сигналов соединен со счетным входом второго триггера и с входом формирователя импульса, выход которого соединен с первыми входами первого и второго элементов И, прямой выход второго триггера соединен с вторым входом первого элемента И и с первым входом третьего элемента И, второй вход которого .подключен к второму выходушифратора, выход третьего эле-, мента И подключен к второму информационному входу коммутатора, инверсный выход второго триггера соединен с вторым входом второго элемента И, выход которого соединен с синхровходом второго буферного регистра, группы выходов первого и второго буферных регистров соединены соответственно с группами информационных входов первого и второго блоков индикации, группы информационных входов первого и второго буферных регистров объединены и подключены к группе выходов формирователя сигнатур, синхровход первого буферного регистра подключен к выходу первого элемента И.

1223231

Составитель С. Старчихин

Редактор А.П!андор Техред Л.Олейник Корректор Т, Колб

Закаэ 1715/52 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная,4