Логический элемент

Логический элемент

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть ис пользовано в качестве формирователя переноса в устройствах суммирования и вычитания. Цель изобретения - повышение надежности устройства. Устройство Содержит три идентичных разряда 1. Между первым выводом 4 и выходной шиной 5 включены первый и второй ВДП-транзисторы р-типа 2 и 3. Между вторым вьюодом 8 и выходной шиной 5 включены первый и второй МДП-транзисторы h-типа 6 и 7. Третий и четвертый ЩП-транзисторы р-типа 9 и 10 включены -первым 4 и третьим 11 вьгоодами разряда, а третий и четвертьй МДП-транзисторы h -типа.12 и 13 - между вторым 8 и четвертым 14 вьшодами разряда. К первой входной шине разряда 15 подключены затворы первых 2 и 6 и третьих 9 н 12 ЩЕ- транзисторов ри ь-типа, к второй входной шине 16 разряда. - затворы вторых 3 и 7 и четвертых 10 и 13 МДП-транзисторов ри н-типа. Затворы НДП-транзисторов ри ъ-типа 17 и 18 подключены к входной шине 19 первого разряда; 1 ил.

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (Н) (51) 4 Н 03 К 19/094

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Э

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "",. . :

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Дя ( (21) 3723015/24-21 (22) 05.04.84 (46) 07.04.86. Бюл. № 13 (72) С.В.Быков, Л.Н.Корягин и О.И.Гусаков (53) 621.374(088.8) (56) Мейзда Ф. Интегральные схемы. М.: Мир, 1981, с. 95-100, рис.4.21 и 4.23.

Валиев К.А. Цифровые интегральные схемы на МДП-транзисторах. Советское . радио. N.: 1971, с. 337-341, рис. 10.6, 10.8 и 10.9. (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве формирователя переноса в устройствах суммирования и вычитания. Цель изобретения — повышение надежности устройства. Устройство. содержит три идентичных разряда 1. Между первым выводом 4 и выходной шиной 5 включены первый и второй МДП-транзисторы р-типа 2 и 3.

Между вторым выводом 8 и выходной .шиной 5 включены первый и второй

МДП- транзисторы -типа 6 и 7. Третий и четвертый МДП-транзисторы р-типа

9 и 10 включены первым 4 и третьим

11 выводами разряда, а третий и четвертый МДП-транзисторы q -типа 12 и 13 — между вторым 8 и четвертым 14 выводами разряда. К первой входной шине разряда 15 подключены затворы первых 2 и 6 и третьих 9 и 12 МДПтранзисторов р- и -типа, к второй входной шине 16 разряда - затворы вторых 3 и 7 и четвертых 10 и 13

МДП-транзисторов р- и h --типа. Затво- . ры МДП-транзисторов р- и -типа 17 и 18 подключены к входной шине 19 первого разряда. 1 ил.

58 (г!

3 UIJ I I

С А В С А, В С, О О О О О I О 1 1 1 О 1 1 О

О О 1 О О 1 О 1 1 1 О 1 1 1 О

О 1 О О О 1 О 1 1 О 1 1 1 О

0 1 1 О О 1 О 1 О 1 0 О 1 1 О

f О О О О t О 1 1 t О 1 1 .1 О

1 О 1 О 0 1 О 1 О 1 О О 1 1 О

1 О О О 1 О 1 О 1 О 0 1 1 О

1 1 1 О О .1 О 1 О 1 О О 1 1 О

Ф 12233

Изобретение относится к вычислительной технике и может быть использовано в устройствах сравнения, а также в качестве формирователя переноса в устройствах суммирования ивычитания.

Цель изобретения — повышение надежности устройства.

На чертеже представлена электрическая принципиальная схема устройства, содержащего три идентичных разряда 1, каждый из которых содержит первый и второй ИДП-транзисторы р-типа 2 и 3, последовательно включенные между первым выводом 4 и выходной шиной 5, первый и второй МДП-транзисторы м -типа 6 и 2, последовательно

I включенные между вторым выводом 8 и выходной шиной 5, третий и четвертый

ИДП-транзисторы р-типа 9 и 10, паращ ельно включенные между первым 4 и третьим 11 выводами разряда, третий и четвертый ИДП-транзисторы и:— типа 12 и 13 параллельно включенные между вторым 8 и четвертым 14 выводами разряда, затворы первых 2 и 6 и третьих 9.и 12 ИДП-транзисторов р- ин -типа подключены к первой входной шине разряда 15, затворы вторых 3 и 7 и четвертых 10 и 13

NjgI-транзисторов р- и 1- -типа — к второй входной шине 16 разряда, между третьим 11 и четвертым 14 выС1 А1 В„А В С А В

Из таблицы истинности следует, что при всех возможных наборах сигалов А,, В„, А>, Вг значение функции С соответствует выражению (2) . водами первого разряда включены последовательно два МДП-транзистора р- и h -типа 12 и !8, затворы которых подключены к третьей входной шине 19 первого разряда, а общая точка соединения этих транзисторов — -к выходной шине 5, к третьему 11 и четвертому 14 выводам каждого последукщего разряда, начиная со второго, подключены, соответственно, первый 4 и второй 8 выводы предыдущего разряда, первый 4 и второй 8 выводы последнего (третьего) разряда подключены к соответствукицим шинам питания.

Устройство работает следующим образом.

На первую входную шину 15 каждого из разрядов 1 поступают соответственно сигналы А„, А,..., А, на вторую входную шину 16 — сигналы В„, В,..., В„, на третью входную шину 19 перво-. го разряда поступает сигнал С,. На выходной шине 5 л -разрядного устройства реализуется функция

С„= Д „Ь „+ (А„ЭЬ„ЯА„, „. В„,+...+(Я„ОЬ„) С,).

И) В частности, для двухразрядного ус тройс тв а с = А Bg(hippy)(A Q„+(A„@6 ). с

Например, при значении входных сигналов А =В =С =А =В =О открыты

1 1 1 г все транзисторы р-типа и выходная шина устройства подключена через от1223358

Составитель Л. Петрова

Редактор А.Сабо Техред Н.Бонкало Корректор N.Ñàìáoðñêàÿ

Заказ 1723/58 Тираж 816 . Подписное

ВБИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 крытые транзисторы к шине питания, при этом на выходной шине формируется "1" в соответствии с таблицей истинности. Аналогично на выходной шине h -разрядного устроиства реализуется функция С„.

Формула изобретения, Логический элемент, состоящий из р разрядов, каждый из которых содержит первый и второй МДП-транзисторы р-типа, последовательно включен;алые между первым выводом и выходной шиной, первый и второй МДП-транзисторы

И -типа, последовательно включенные между вторым выводом и выходной ши1 ной, третий и четвертый ИДП-транзисторы р -типа, параллельно включенные между первым и третьим выводами разряда, третий и четвертый МДП-транзисторы -типа, параллельно включенные между вторым и четвертым выводами разряда, затворы первых и третьих МДП-транзисторов р- и н-типа подключены к первой входной шине разряда, затворы вторых и четвертых

5 ИДП-транзисторов р- и h -типа - к второй входной шине разряда, между третьим и четвертым выводами первого разряда включены последовательно два МДП-транзистора р- и л -типа, затворы которых подключены к третьей входной шине первого разряда, а общая точка соединения этик транзисторов — к выходной шине, о т.л и ч а " ю шийся тем, что, с цепью иовы15 шения надежности логического элемента, к третьему и четвертому выводам каждого последующего разряда, начи-. ная со второго, подключены соответственно первый и второй выводы пре20 дыдущего разряда, первый и второй выводы последнего и -ro разряда подключены к соответствукщжм шинам питания.