Устройство синхронизации

Устройство синхронизации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и радиотехнике и может быть использовано в системах передачи дискретной информации для синхронизации опорного колебания и в навигационных системах для синхронизации вторичных часов. Изобретение повышает точность синхронизации и увеличивает время поддержания синхронизма при пропадании входных синхроимпульсов. Устройство содержит задающий генератор 1, линию 2 задержки, коммутатор 3, делитель 4 частоты, формирователь 5 коррекционных сигналов, фазовый дискриминатор 6, блок временного разделения сигналов (БВРС) 7, преобрафиг . f

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (!9) (И) (51) 4 Н 04 L 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ABTOPCHOMV СВИДЕТЕЛВСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO, ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21).3751546/24-09 (22) 01.06.84 (46) 07.04.86. Бюл. № 13 (72) В.П. Пономаренко и А.Н. Медведев (53) 621.394.662 (088.8) (56) Авторское свидетельство СССР

¹ 732793, кл. С 04 С 3/00, 1978.

Авторское свидетельство СССР № 613511, кл. Н 04 L 7/02, 1976. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ (57) Изобретение относится к электросвязи и радиотехнике и может быть использовано в системах передачи дискретной информации для синхронизации опорного колебания и в навигационных системах для синхронизации вторичных часов. Изобретение повышает точность синхронизации и увеличивает время поддержания синхронизма при пропадании входных синхроимпульсов.

Устройство содержит задающий генератор 1, линию 2 задержки, коммутатор

3, делитель 4 частоты, формирователь

5 коррекционных сигналов, фазовый дискриминатор 6, блок временного разделения сигналов (БВРС) 7, преобра1223390 зователь код — частота (13) 8, форми-. рователь управляющих сигналов (ФУС)

9, блок 10 усреднения. Цель достигается введением блока 10 усреднения, ФУС 9, П 8, БВРС 7. БВРС 7 разделяет во времени сигналы с выходов блока 10 усреднения и П 8. П 8 формирует импульсные последовательности б

Изобретение относится к электросвязи и радиотехнике и может использоваться в системах передачи дискретной информации для синхронизации опорного колебания и в навигационных системах для синхронизации вторичных часов.

Цель изобретения — повышение точности синхронизации и увеличение времени поддержания синхронизма при пропадании входных синхроимпульсов.

На фиг.1 представлена структурная электрическая схема устройства синхронизации, на фиг.2 — структурная электрическая схема преобразователя код-частота, на фиг.3 — структурная электрическая схема блока временного разделения сигналов.

Устройство синхронизации содержит задающий генератор I линию 2 задержки, коммутатор 3, делитель 4 частоты, формирователь 5 коррекционных сигналов, фазовый дискриминатор, 6, блок 7 временного разделения сигналов, преобразователь 8 код-частота, формирователь 9 управляющих сигналов, блок 10 усреднения.

Преобразователь 8 код-частота содержит арифметико-логический блок

11 (АЛБ), регистр 12, инвертор 13, первый 14 и второй 15 элементы И.

Блок 7 временного разделения сигналов содержит первый 16 и второй 17 триггеры, первый формирователь 18 коротких импульсов, первый инвертор

19, второй формирователь 20 коротких импульсов, второй 21 и третий

22 инверторы, первый 23 и второй 24 элементы И-НЕ, третий 25 и четвертый

26 триггеры и элемент И 27.

Устройство работает следующим об-, разом. компенсирующих частотное расхождение импульсов на выходе делителя 4 частоты и входных синхроимпульсов. ФУС

9 запоминает число, пропорциональное значению и знаку расхождения импульсов с выхода делителя 4 частоты и входных синхроимпульсов.

3 ил.

Задающий генератор 1 (фиг.1) вырабатывает последовательность импульсон частоты Nf где f x fc

f — частота входных синхроимпуль5 сов,а N — любое целое число.

Импульсная последовательность с выхода задающего генератора 1 поступает на дополнительный информационный вход коммутатора 3 и на вход линии 2 задержки. Задержанные импульсы с выходов (отводов) линии 2 задержки поступают на информационные входы коммутатора 3. Импульсная последовательность с соответствующего выхода линии 2 задержки в зависимости от сигнала формирователя 5 поступает на вход делителя 4 частоты, понижающего в Ы раз частоту импульсов. Импульсы с частотой f с выхода дели2О теля 4 частоты поступают на тактовый вход блока 7 временного разделения и на первый вход фазового дискрими1 натора 6, на второй вход которого подаются входные синхроимпульсы.

В фазовом дискриминаторе 6 происходит сравнение импульсов с выхода делителя 4 частоты и входных синхроимпульсов. При наличии расхождения

I фаз указанных сигналов на первом или

30 втором выходах фазового дискриминатора 6 в зависимости от знака расхождения фаз появляется импульсный сигнал, поступающий на блок 10 усреднения.

Блок 10 усреднения, построенный на реверсивном счетчике (например, с коэффициентом счета 10), в который при начальной установке или переполнении автоматически записывается число, соответствующее половине его коэффициента счета, формирует на первом или втором выходах сигналы при

1223390

1О

55 кода.

Таким образом,.происходит фазовая автоподстройка импульсов с выхода делителя 4 частоты (выходного сигнала устройства синхронизации) под входные синхроимпульсы, пока фаэовое расхождение данных сигналов не станет меньше шага подстройки. Кроме того, импульсы с первого и второго выходов блока 10 усреднения поступают на соответствующие входы формирователя 9, который может быть реализован в виде реверсивного счетчика с обнулением разрядов в момент включения электропитания. Число разрядов и данного реверсивного счетчика зависит от соотношения максимального (4fìàêñj и минимального (ЬК »„) расхождений частот импульсов с выхода делителя 4 частоты и входных синхроимпульсов и определяется из выражения ь ма кс ь мим

Формирователь 9 обеспечивает запоминание числа, пропорционального значению и знаку частотного расхождения импульсов с выхода делителя 4 частоты и входных синхроимпульсов.

Образование данного числа в формирователе 9 происходит следующим образом, В начальный момент времени между импульсами с выхода делителя 4 частоты и входными синхроимпульсами существует некоторое фазовое расхождение, которое фиксируется фаэовым дискриминатором 6, вырабатывающим (на первом или втором выходах в зависимости от знака фазового расхождения) импульсные сигналы. В соответствии с выходными сигналами блока

10 усреднения, который усредняет импульсные сигналы фазового дискриминатора 6, изменяется число в формирователях .5 и 9. Изменение числа в формирователе 5 изменяет состояние условии поступления соответственно

1 на его первый или второй входы импульсов (количество которых составляет половину коэффициента счета реверсивного счетчика) с фазового дискриминатора 6.

Импульсы с первого или второго выхода блока 10 усреднения через блок 7 временного разделения поступа, ют соответственно на первый или второй входы формирователя 5 и вызывают изменение хранящегося в нем коммутатора 3. Описанный процесс продолжается до достижения фазового расхождения менее шага подстройки, после чего следующий импульс с выходов блока 10 усреднения изменяет знак фазового расхождения, K этому моменту в формирователе 9 накапливается число, соответствующее знаку частотного расхождения. Величина этого числа определяет частоту импульсов на выходах преобразователя 8, которые, воздействуя через формирователь

5 на коммутатор 3, изменяют фазу последовательности импульсов на его выходе. Блок 7 временного разделения разделяет во времени сигналы с выходов блока 10 усреднения и преобразователя 8. В начальный момент времени (т.е. при фазовом расхождении, превышающем шаг подстройки) знак числа формирователя 9 и знак фазового расхождения формируемого фазовым дискриминатором 6 и блоком

10 усреднения, совпадают и воздействие преобразователя 8 на коммутатор

3 ускоряет процесс отработки (компенсации) фазового расхождения. После смены знака фазового расхождения эти воздействия противоположны, при этом меняется режим работы формирователя 9 (в котором реверсивный счетчик переходит из режима сложения в режим вычитания, или наоборот) и число в нем начинает изменяться. При отсутствии расхождения частот импульсов на выходе делителя 4 частоты, входных синхроимпульсов, а следовательно, и скорости изменения фазового расхождения число в формирователе 9 уменьшается и принимает значения — 1, О, +1, т.е. колеблется около нулево.о значения.

Число в параллельном виде с выходов формирователя 9 поступает н информационные входы преобразователя 8, на тактовый вход которого поступает импульсная последовательность с частотой Г . Преобразователь

8 предназначен для формирования импульсных последовательностей, компенсирующих частотное расхождение импульсов на выходе делителя 4 частоты и входных синхроимпульсов.Частота импульсов на первом и втором выходах преобразователя 8 определяется величиной числа, поступающего с выходов формирователя 9 и частотой f импуль/ сной последовательности, поступающей на тактовый вход преобразователя 8.

1223390 макс i макс

1 ат. мин

0, 45

Появление импульсов на первом или втором входах преобразователя 8 определяется состоянием старшего разряда числа, поступающего с формиро- вателя 9.

В преобразователе 8 (фиг.2) на входы В АЛБ 11 поступает число в параллельном виде (число В) с выходов формирователя 9, а на входы А АЛБ

i1 — число в параллельном виде из регистра 12, в который в параллельном виде синхронно записывается число А — с выходов АЛБ 11. В зависимости от знака частотного расхождения (старшего разряда числа формирователя 9), поступающего на S-вход

АЛБ 11, в последнем происходит сложение чисел А и В. При этом, если расхождение частот имеет знак плюс ("0" в старшем разряде числа В),то число В берется в прямом коде, а если расхождение частот имеет знак минус ("1" в старшем разряде числа

В), то — в дополнительном коде. Таким образом, в АЛБ 11 происходит сложение чисел А и В с частотой f до тех пор, пока не произойдет переполнение его разрядной сетки. В этом случае на выходе йереноса (P-выходе)

АЛБ 11 появляется импульсный сигнал, который в зависимости от знака расхождения частот проходит через первый 14 и второй 15 элементы И на соответствующий выход преобразователя 8.

Количество разрядов (r) преобраI эователя 8 и значение частоты f определяются из выражений где h f макс H if ми соотв но максимальная и минимальная pasности (расхождения) частот f u f

h T — шаг подстройки, f — значение частоты входных синхроимпульсов.

В блоке 7 временного разделения (фиг. 3) сигналы с фазового дискриминатора 6 записываются через последовательно. соединенные второй инвертор 21 и первый элемент И-НЕ 23 н последовательно соединенные третий инвертор 22 ивторой элементИ-НЕ

24 соответственно в третий 25 и четвертый 26 триггеры. Сигналы с преобразователя 8 записываются в

40 первый 16 и второй 17 триггеры. Пер-, вый же импульс с выхода делителя 4 частоты, пришедший после окончания импульсов с фазового дискриминатора

6, и преобразователя 8 стирает сигналы фазового дискриминатора 6 в первом 16 и втором 17 триггерах и через первый инвертор 19 и элемент И

2? — в третьем 25 и четвертом 26 триггерах. Этот же импульс с выхода делителя 4 частоты записывает сигналы 8 преобразователя в первый 16 и второй 17 триггеры, а также в третий

25 и четвертый 26 триггеры соответственно через последовательно соединенные первый формирователь 18 и элемент -HE 23 и последовательно соединенные второй формирователь 20 и второй элемент -HE 24. При этом обеспечивается разделение во времемени сигналов, поступающих на блок

7 временного разделения от блока 10 усреднения и преобразователя 8, и выдача этих сигналов последовательно на первый и второй входы формирователя 5.

При отключении от входа устройства синхронизации входных синхроимпульсов прекращается поступление сиг. налов с выходов фазового дискриминатора 6 и блока 10 усреднения.Однако в формирователе 9 осталось записанным число, пропорциональное величине частотного расхождения импульсов на выходе делителя 4 частоты и входных синхроимпульсов, что дает возможность преобразователю 8 выработать сигналы, компенсирующие частотное расхождение. с

Формула изобретения

Устройство синхрониз апии, содержащее последовательно соединенные коммутатор, делитель частоты и фазовый дискриминатор, последовательно соединенные задающий генератор и линию задержки, а также формирователь коррекционных сигналов, выходы которого подсоединены к соответствующим управляющим входам коммута тора, а выходы линии задержки подсоединены к соответствующим информационным входам коммутатора, причем второй вход фазового дискриминатора и выход делителя частоты являются соответственно входом н выходом уст90

12233

Фиг 2

Составитель В. Орлов

Редактор О. Бугир Техред H.Ïîïoâè÷ Корректор Л. Пилипенко

Заказ 1726/60 Тираж 624 Подписное

ВНИИПИ Государственного .омитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

7 ройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения точности синхронизации и увеличения времени поддержания синхронизма при пропадании входных синхроимпульсов, в 5 него введены последовательно соединенные блок усреднения, формирователь управляющих сигналов, преобразователь код — частота и блок временного разделения сигналов, при этом 10 первый и второй выходы фазового дискриминатора через блок усреднения подсоединены соответственно к первому и второму дополнительным информационным входам блока временного разделения сигналов, первый и второй выходы которого подсоединены соответственно к первому и второму входам формирователя коррекционных сигналов, выход задающего генератора подсоединен к дополнительному информационному входу коммутатора, а тактовый вход блока временного разделения сигналов подключен к выходу делителя частоты, причем тактовый вход

I преобразователя код — частота является дополнительным входом устройства.