Цифровой преобразователь для фазометра

Цифровой преобразователь для фазометра

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электро-радиоизмерительиой технике и может быть использовано при разработке фдзометрических устройств повышенной точности. Цель изобретенияповышение точности измерения в случае , когда на информационный сигнал наложена импульсная помеха. Устройство содержит стробоскопический преобразователь 1, аналогоцифровой преобразователь 2, синхронизатор 3, делитель 4 частоты, блок 5 задержки, запоминающий блок 6, блок 7 выявления максимального или минимального кода, триггеры 8 и 9 и блок 10 ключей. Введение в устройство блока задержки, запоминающего блока, триггеров и блока ключей и образование новых связей между элементами устройства позволяет исключить из дальнейшей обработки и не использовать входной информационный сигнал, искаженный частично или полностью помехой. 1ил, i (Л в ж. г to tc «4 «vl 00 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1224738

А. yp 4 G 01 R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3796662/24-21 (22) 03.10.84 (46) 15.04.86 ° Бюл. N 14 (71) Красноярский политехнический институт (72) С.П.Панько, В.И.Ткач и Ю.В.Колпаков (53) 621.317.77(088 ° 8) (56) Авторское свидетельство СССР

Ф 423066, кл. G 01 R 25/00, 1974.

Авторское свидетельство СССР

Ф 741186, кл. G 01 R 25/00, )980. (54) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ДЛЯ

ФАЗОИЕТРА (57) Изобретение относится к электро-радиоизмерительной технике и

D может быть использовано при разработке фазометрических устройств повышенной точности. Цель изобретенияповьппение точности измерения в случае, когда на информационный сигнал наложена импульсная помеха, Устройство содержит стробоскопический преобразователь 1, аналогоцифровой преобразователь 2, синхронизатор 3, делитель 4 частоты, блок

5 задержки, запоминающий блок 6, блок 7 выявления максимального или минимального кода, триггеры 8 и 9 и блок 10 ключей. Введение в устройство блока задержки, запоминающего блока, триггеров и блока ключей и образование новых связей между элементами устройства позволяет исключить из дальнейшей обработки и не использовать входной информационный сигнал, искаженный частично или полностью помехой. 1 ил.

1 122

Изобретение относится к электрорадиоиэмерительной технике и может быть использовано при разработке фазометрических устройств повышенной точности.

Цель изобретения — понышение точности измерения, н случае когда на информационный сигнал наложена импульсная помеха, за счет того, что входной информационный сигнал, искаженный частично или полностью помехой, исключается из дальнейшей обработки и не используется.

На чертеже изображена структурная схема цифрового преобразователя для фазометра.

Цифровой преобразователь для фазометра состоит иэ стробоскопического преобразователя 1, соединенного с аналого-цифровым преобразователем 2, синхронизатора 3, подключенного к делителю 4 частоты, блока

5 задержки, запоминающего блока б, а также иэ последовательно включенных блока 7 выявления максимального или минимального кода, первого 8 и второго 9 триггеров, блока 10 ключей. Первый и второй входы запоминающего блока 6 подключены к первому и второму выходам аналого-цифрового преобразователя 2, третий вход запоминающего блока 6 — к второму выходу делителя 4 частоты, а выход запоминающего блока 6 соединен с первым входом блока 10 ключей. Выход блока 10 ключей является выходом цифрового преобразователя для фазометра.

Цифровой преобразователь для фазометра работает следующим образом.

Входной информационный сигнал вместе С положенной на него импульсной помехой поступает на стробоско— пический преобразователь 1. На синхронизатор З.поступает опорное напряжение, а на его выходе присутствуют импульсы с периодом дт,=T/P, где

Т вЂ” период входного сигнала, P— количество точек отсчета в одном периоде входного сигнала. Стробоскопический преобразователь 1 квантует входной сигнал по времени, т.е. производит выборку и запоминание мгновенных значений входного сигнала в момент воздействия импульсов с выхода синхронизатора 3 на время, необходимое для обработки информации аналого-цифровым преобразователем. На первом выходе аналого-цифрового преобразователя 2 формирует4738 3 ся цифровой код, пропорциональный мгновенному значению входного напряжения„ Цифровые эквиваленты мгновенных значений входного напряжения по сигналу "конец преобразования" со второго выхода аналого-цифрового преобразователя заносятся в запоминающий блок 6 по адресам, формируемым делителем 4 частоты, емкость которого равна количеству точек отсчета P. Запоминающий блок б состоит из Р ячеек памяти. Разрядность каждой ячейки ранна разрядности аналого-цифрового преобразователя 2. Таким обра=- îì,,коды всех отсчетов располагаются в запоминающем блоке б, На выход устройства коды отсчетов поступают только при открытых ключах блока 10 ключей. Количество ключей в блоке 10 ключей равно разрядности аналого-.цифрового преобразователя 2, т.е. каждый разряд кода отсчета проходит через свой ключ, а управляются все ключи одновременно. При отсутствии помех информация на выход устройства проходит с задержкой на один период входного сигнала. В течение первого периода происходит заполнение ячеек запоминающего блока б и только н следующем периоде входного сигнала коды отсчетов начинают проходить на выход в порядке поступления их на вход запоминающего блока б„ В тот момент, когда код из ячейки запоминающего блока б поступает на нхоц блока 10 ключей, в эту же ячейку записывается код отсчета, получаемыи в текущем периоде входного сигнала. Импульсная помеха, наI поженная на сигнал, искажает значение кода отсчета с выхода аналогоцифрового преобразователя 2. Амплитуда входного сигнала не должна превыл ать определенного порога U меньшего максимального размаха амплитудной характеристики аналогоцифрового преобразователя 2. Тогда критерием появления импульсной помехи и искажения ею входного сигнала является появление максимально1-о (или минимального) значений кода.

Факт появления одного из этих значений (превьппение порога) выявляется блоком 7 выянления максимального или минимального кода и запоминается первым триггером 8 ° Таким образом, перный триггер 8 фиксирует факт искажения нходного сигнала импульсной помехой. Второй триггер 9

3 1 управляет работой блока 10 ключей.

В случае, если в прошедшем периоде искажений не было, то второй триггер 9 стоит в положении, разрешающем работу ключей в блоке 10 ключей. Если было хотя бы одно искажение, то в конце периода входного сигнала импульсом с выхода. делителя 4 частоты второй триггер 9 переводится в состояние, запрещающее работу ключей. В этом состоянии второй триггер 9 стоит до конца вновь начавшегося периода. Установка первого триггера 8 в нулевое состояние производится несколько позднее переписи его состояния во второй триггер 9, Это обеспечивается блоком

5 задержки.

Таким образом, периоды входного сигнала, полностью или частично пораженные импульсной помехой, в дальнейшей работе не используются, что приводит к повьппению точности измерения.

Погрешность прототипа в рассмотренном случае можно оценить .следующим путем.

Представим входной сигнал в виде:

t) U s (u t+po) {1)

+ Е U sin(iu„t+ ;), 1=1 где первое слагаемое — входной информационный сигнал амплитуды U частоты 4 и фазы, а второе— импульсная помеха, состоящая из г гармоник частоты о„, амплитудой Б; с соответствующими фазами q; . При у,=Кы„ можно говорить о поражении импульсной помехой каждого К-го периода входного сигнала.

Поскольку время измерения ограничивается целым числом-периодов входного сигнала T„=Z.29/u (Z=

=1,2,3...), то результат измерения где ц -фазовый сдвиг, вычисляемый в 1-ом периоде входного сиг нала.

При отсутствии импульсных помех последовательность ; {0

m периодов н послед,овательности q„

5 q- .< ;+ЕЦр =- с . Я;1E Мр

Здесь значение выброса представлено суммой числа, принадлежащего статически однородной совокупности и случайного приращения д, Погрешность измерения: (Щ е д(д(zp:o р

Для приближения оценки максимального значения погрешности положим: д("- дд „= 360, Тогда

20 (3) Щ„.„= Z 360

В предлагаемом цифровом преобразователе для фазометра пораженный период исключается из дальнейшей обработки. Рассматриваемая погрешность исключается для U„„ U> где U„„ — высота импульса помехи.

Для U „ U предлагаемое базовое устройство и прототип равноценны. Амплитуда сигнала U. всегда меньше

nopora U» x.e. U„-11с=дУ)0. При малых значениях широкополосных шумов

35 легко обеспечить такие значения д11, при которых погрешность измерения дср1 предлагаемым устройством не прео взойдет 1 . Принимая во внимание самый неблагоприятный случай m/Z=l/2, 4О получим, что предлагаемое устройство эффективнее прототипа в дс „, „/

/дч =180 раз.

Формула и э обретения

Цифровой преобразователь для фаэометра, содержащий стробоскопический преобразователь, соединенный с аналого-цифровым преобразователем

5О и входом информационного сигнала, последовательно включенные синхронизатор, вход которого соединен с входом опорного сигнала, и делитель частоты, отличающийся

55 тем, что, с целью повьппения точности измерения, он снабжен блоком задержки, запоминающим блоком, последовательно включенным блоком выяв224738 4 появляется ч чисел — выбросов ср дис. р кретного случайного процесса с

Тогда (2), можно записать в ниде:

1224738

Составитель В.шубин

Редактор А.Ревин Техред Н.Бонкало Корректор E.Ñèðîõìàí

Заказ 1947/45 Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,4. ления максимального или минимального кода, первым триггером, вторым триггером, ° блоком ключей, причем первый и второй входы запоминающего блока подключены к первому и второму выходам аналого-цифрового преобразователя, третий вход запоминающего блока - к второму выходу делителя частоты, а выход запоминающего бло,ка — к первому входу блока ключей, вход блока выявления максимального или минимального кода соединен с пер. вым выходом аналого-цифрового преобразователя, при этом второй вход второго триггера подключен к первому выходу делителя частоты,а второй вход первого триггера-к первому выходу де19лителя частоты через блок задержки.