Фазоизмерительное устройство

Фазоизмерительное устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и может быть использовано для измерения мгновенных значений фазы сложного сигнала. Цель изобретения - повьшение точности измерения. Это достигается путем получения двоичных кодов квадратирующих составляющих,, определения номера соответствующего квадранта и получения двоичного кода фазы в результате поразрядного сравнения двоичных кодов квадратурных составляющих в соответствующих квадрантах. Устройство содержит квадратурный преобразователь 1, блок 2 определения номера квадранта, логические элементы (ЛЭ) ИЛИ 3, 8, 10, 12,.21 и 23, ЛЭ И 4, 6, 11, 14, 19, 20, 24 и 26, триггеры 5, 9 и 22, счетчик 7, полусумматор 13, сумматоры 15 и 26, регистры 16, 25 и 27, умножитель 17 на два, ЛЭ НЕ 18. По срав 1ению с прототипом точность измерения мгновенных значений фазы сложного сигнала в данном устройстве повьшена в 15 раз. 1 ил.

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5D 4 G Oi R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Q

К ABTOPCHOMY СВИДЕТЕЛЬС 7ВУ

НхЩ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3805125/24-21 (22) 31.07,84 (46) 23.04.86. Бюл. Р 15 (72) Ю.И. Зинькович и А.Ф. Кенеман (53);621.317.77(088.8) (56) Авторское свидетельство СССР

Ф 661398, кл. Н 03 D 13/00, 1979.

Авторское свидетельство СССР

N 608107, кл. G 01 R 25/00, 1978. (54) фАЗОИЗ11ЕРИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к измерительной технике и может быть использовано для измерения мгновенных значений фазы сложного сигнала. Цель изобретения — повышение точности измерения. Это достигается путем получения двоичных кодов квадратирующих составляющих, определения

„„SU,» 1226332 А номера соответствующего квадранта и получения двоичного кода фазы в результате поразрядного сравнения двоичных кодов квадратурных состав— ляющих в соответствующих квадрантах.

Устройство содержит квадратурный преобразователь 1, блок 2 определения номера квадранта, логические элементы (ЛЭ) ИЛИ 3, 8, 10, 12,.21 и 23, ЛЭ И 4, 6, 11, 14, 19, 20, 24 и 26, триггеры 5, 9 и 22, счетчик 7, полусумматор 13, сумматоры

15 и 26, регистры 16, 25 и 27, умножитель 17 на два, ЛЭ НЕ 18. По сравнению с прототипом точность иэ— мерения мгновенных значении фазы сложного сигнала в данном устройстве повышена в 15 раз. 1 ил. (:

5а

hQ

ЬР

CO

CQ

СФ

ЬФ

1226332

Изобретение относится к измерительной технике и может быть исполь зовано для измерения мгновенных значений фазы сложного сигнала.

Целью изобретения является повышение точности за счет получения двоичных кодов квадратурньгх составляющих, определения номера соответствующего квадранта и получение двоичного кода о фазе в результате поразрядного сравнения двоичных кодов квадратурных составляющих в соответствующих квадрантах.

На чертеже представлена блок-схема предлагаемого устройства.

Фазоизмерительное устройство содержит квадратурный преобразователь

1, у которого первый вход подключен к входной шине и второй вход подсоединен к первой тактовой шине, и блок 2 определения номера квадранта, первый вход которого соединен с второй тактовой шиной, последовательно соединенные первый элемент ИЛИ 3, у которого первый и второй входы под, ключены соответственно к первому и второму выходам квадратурного преобразователя 1, первый элемент И 4, второй вход которого подсоединен к третьей тактовой шине, первый триггер 5, второй вход которого соединен с четвертой тактовой шиной, второй элемент И 6, второй вход которого подключен к пятой тактовой шине, счетчик 7, второй вход которого поцсоединен к шестой тактовой шине, и второй элемент HllH 8, у которого остальные входы подключены к остальным соответствующим выходам счетчика

7, и выход соединен с третьим входом второго элемента И 6, последовательно соединенные второй триггер

9, у которого первый вход подключен к первому выходу квадратурного преобразователя 1 и второй вход подсоединен к седьмой тактовой шине, третий элемент ИЛИ 10, второй вход которого соединен с вторым выходом квадратурного преобразователя 1, третий элемент И 11, второй вход которого подключен к первому вьгходу блока 2 определения номера квадранта, четвертый элемент ИЛИ !2, полусумматор

13, четвертый элемент И 14, второй вход которого подсоединен к выходу четвертого элемента ИЛИ 12 первыи сумматор 15, второй вход которого соединен с выходом полусумматора 13, 1О

5Q

55 первый регистр 16, у которого второй вхоц подключен к седьмой тактовой шине и третий вход соединен с выходом второго элемента И 6,- и умножитель 17 на два, выход которого подсоединен к третьему входу первого сумматора 15, последовательно соединенные элемент НЕ 18, вход которого соединен с первым выходом блока

2 определения номера квадранта, и пятый элемент И 19, выход которого подключен к второму входу четвертого элемента ИЛИ 12, последовательно соединенные шестой элемент И 20, у которого первый вход подсоединен к вьгходу элемента HE 18 и второй вход соединен с выходом третьего элемента ИЛИ 10, и пятый элемент

ИЛИ ?1, выход которого подключен к второму входу полусумматора 13, последовательно соединенные третий триггер 22, у которого первый вход подключен к второму выходу квадра— турного преобразователя 1 и второй вход поцсоединен к седьмой тактовой шине, шестой элемент ИЛИ 23, у которого второй вход соединен с первым выходом квадратурного преобразователя 1 и выход подключен к второму входу пятого элемента И 19, и седь— мой элемент И 24, у которого второй вход подсоединен к первому выходу блока 2 определения номера квадранта и вьгход соединен с вторым входом пятого элемента ИЛИ 21, и последовательно соединенные второй регистр

25, у которого первый вход подключен к вьгходу второго элемента И 6, второй вход поцсоединен к второму выходу первого сумматора 15 и третий вход соединен с седьмой тактовой шиной, второй сумматор 26, у которого второй и третий входы подключены cQQT ветственно к первому и второму выходам блока 2 определения номера квадранта и четвертый вход подсоединен к шине логической ециницы, и третий регистр 27, у которого второй и третий входы соединены соответственно с вторым и третьим выходами второго сумматора 26, четвертый вход подключен к выходу первого регистра 16, пятый вход соединен с восьмой тактовой шиной, и выход подсоединен к выходной шине, причем второй и третий входы блока 2 определения номера квадранта соединены соответственно с. первым и вторым выхопреобраэовадами квадратурного теля 1 .

Фазоизмерительное устройство работает следующим образом.

Отсчетные значения сложного сигнала поступают на первый вход квадратурного преобразователя !, на второй вход которого с первой тактовой шины подается двоичный код первого тактового сигнала. В момент появления двоичного кода первого тактового сигнала на первом и втором выходах квадратурного преобразователя 1 формируются двоичные коды синфаэной и квадратурной составляющих сложного сигнала, которые являются косинусоидальной и синусоидальной проекциями вектора аналитического сложного сигнала соответственно на оси Х и У в прямоугольной системе координат, .г а фаза отсчитывается от оси Х против часовой стрелки до вектора аналитического сложного сигнала.

Синфазная и квадратурная составляющие с первого и второго выходов квадратурного преобразователя 1 подаются соответственно на второй и третий входы блока 2 определения номера квадранта, иа первый вход которого с второй тактовой шины подается второй тактовый сигнал. В блоке

2 определения номера квадранта в

I момент появления двоичного кода второго тактового сигнала определяют номер квадранта в зависимости от знаков синфазной и квадратурной составляющих. !. Например, если квадратурные составляющие положительны, то на первом и втором выходах блока 2 определения номера квадранта в момент появления двоичного кода второго тактового сигнала вырабатываются логические нули, соответствующие первому квадранту. При отрицательной синфазной составляющей и положительной квадратурной составляющей на первом и втором выходах блока 2 определения номера квадранта вырабатываются соответственно логические "0" и "1", соответствующие второму квадранту.

При отрицательных квадратурных составляющих на первом и втором выходах блока 2 определения номера квадранта вырабатываются соответственно логические "1" и "О", соответствующие третьему квадранту. Наконец, при положительной синфазной и отрицатель1226332!

О

55 ной квадратурной составляющих на первом и втором выходах блока 2 определения номера квадранта в момент появления двоичного кода второго тактового сигнала вырабатываются логические единицы, соответствующие четвертому квадранту окружности, в который попадает вектор аналнти" ческого сложного сигнала при измерении мгновенных значений фазы этого сигнала.

Рассмотрим случай, когда динамический диапазон уменьшается в 4 раза и измеряется 219-й сектор и когда шестиразрядные двоичные коды синфазной и квадратурной составляющих соответственно 010010 и 111000 будут иметь вид после уменьшения в 4 раза 000100 и 100110 с первого по шестой такты.

С первого и второго выходов квадратурного преобразователя 1 на второй и третий входы блока 2 определения номера квадранта, на первый вход которого поступает двоичный код

100000 второго тактового сигнала с второй тактовой шины, подаются соответственно О и 1, 0 и О, О и О, 1 и 1, 0 и l, О и О, причем на второй вход квадратурного преобразователя 1 поступает двоичный код 1!1111 первого тактового сигнала с первой тактовой шины.

На первом и втором выходах блока

2 определения номера квадранта формируются двоичные коды 1!1111 и

111111, которые соответствуют четвертому квадранту.

С первого и второго выходов квадратурного преобразователя 1 на первый и второй входы первого элемента

ИЛИ 3 подаются соответственно двоичные коды 000100 и 100110 синфазной и квадратурной составляющих, в результате чего на выходе первого элемента ИЛИ 3 появляется двоичный код

100110, который поступает на первый вход первого элемента И 4, на второй вход первого элемента И 4 подается двоичный код Olllll третьего тактового сигнала с третьей тактовой шины, так что на выходе первого элемента И 4 получается двоичный код

000110, который поступает на первый вход первого триггера 5. На второй вход первого триггера 5 с четвертой тактовой шины подается двоичный код

1000О0 четвертого тактового сигнала, !

226332 Ь так что на выходе первого триггера

5 формируется двоичный код 000111, который поступает на первый вход второго элемента И 6. На второй вход второго элемента 6 с пятой тактовой шины подается двоичный код 111111 пятого тактового сигнала. На второй вход счетчика 7 с шестой тактовой шины подается двоичный код 100000 шестого тактового сигнала, перебра— сывающий счетчик 7, например, в кодовое состояние 010, так что логическая I с второго выхода счетчика 7 поступает на второй вход второго элемента ИЛИ 8, остальные входы которого подключены к соответствующим выходам счетчика 7, и проходит на выход второго элемента ИЛИ 8, подсоединенный к третьему входу второго элемента И 6. Таким образом, на выходе второго элемента И 6 формируется двоичный код 000111, поступающий на первый счетный вход счетчика 7, который будет принимать следующие кодовые состояния: 0)0, 010, 010, 011, 100 и 101, формируя на выходе второго элемента ИЛИ 8 логическую единицу.

С первого выхода кнадратурного преобразователя 1 подается двоичный код 000100 синфазной составляющей на первый вход второго триггера 9, на второй вход которого поступает двоичный код 100000 седьмого тактового сигнала с седьмой тактовой шины, причем логическая единица, поступающая на второй вход второго триггера 9, по длительности более широкая, чем сигнал, поступающий в первый такт на первый нход второго триггера 9, так что на выходе второго триггера 9 получается двоичный код 111000. Этот код подается на первый вход третьего элемента ИЛИ 10, на второй вход которого поступает двоичный код 100110 кнадратурной составляющей с второго выхода квадратурного преобразователя так что на выходе третьего элемента ИЛИ 10 формируется двоичный код 111110, поступающий на первый вход третьего элемента И 11. На второй вход третьего элемента И ll подается двоичный код 111111 с первого выхода блока 2 определения номера квадранта. На выходе третьего элемента И ll получается двоичный

1 !

55 код 111! 10, который подается на пер— вый вход четвертого элемента ИЛИ 12.

С второго выхода квадратурного преобразователя 1 подается двоичный код !00110 кнадратурной составляющей на первый вход третьего триггера 22, на второй вход которого поступает двоичный код 100000 седьмого тактового сигнала с седьмой тактовой шины, причем логическая единица, поступающая на второй вход третьего триггера

22, по длительности более широкая, чем сигнал, поступающий в первый такт на первый вход третьего триггеI ра 22, так что на выходе третьего триггера 22 получается двоичный код 111000. Этот код подается на первый вход шестого элемента ИЛИ 23, на второй вход которого поступает двоичный код 000100 синфазной составляющей с первого выхода квадратурного преобразователя 1, так что на выходе шестого элемента ИЛИ 23 формируется двоичный код 111100, поступающий на первый вход седьмого элемента И 24. На второй вход седьмого элемента И 24 подается двоичный код

111111 с нерного выхода блока 2 on— ределения номера квадранта. На выходе сецьмого элемента И 24 получается двоичный код 111100, который подается на второй вход пятого элемента.

ИЛИ ?!. Двоичнь:й код 111111 с первого выхода блока 2 определения номера квадранта поступает также на вход элемента НЕ 18, так что на его выходе формируется двоичный код 000000, который подается на первые входы пятого 19 и шестого 20 элементов И.

Двоичный код с выхода шестого элемента 23 подается также на второй вход пятого элемента И 19, так что на выходе пятого элемента 19 получается двоичный код 000000, поступающий на второй вход четнертого элемента

ИЛИ 12, на выходе которого в свою очередь формируется двоичный код

Ii!!10, подаваемый на первый вход полусумматора 13 и на второй вход четвертого элемента И 14. Двоичный код с выхода третьего элемента ИЛИ

10 подается также на второй вход шестого элемента И 20, так что на выходе шестого элемента И 20 получается двоичный код 000000, поступающий на первый вход пятого элемента

ИЛИ 21, на выходе которого н свою очередь формируется двоичный код

1226332

15

25

35

7

111100, подаваемый на второй вход полусумматора. На выходе полусумматора 13 формируется двоичный код

000010, поступающий на первый вход четвертого элемента И 14 и на второй вход первого сумматора 15. На выходе четвертого элемента И 14 получается двоичный код 000010, поступающий на первый вход первого сумматора 15.

Двоичный код 000111 с выхода второго элемента И 6 подается на первый вход второго регистра 25, на второй вход которого поступает двоичный код с второго выхода первого сумматора 15, и поступает на третий вход первого регистра 16,на первый вход которого подается двоичный код с первого выхода первого сумматора

15. На второй и третий входы первого и второго регистров 16 и 25 соответственно поступает двоичный код

100000 седьмого тактового сигнала с седьмой тактовой шины, причем логическая единица, поступающая соответственно на второй и третий входы первого и второго регистров 16 и 25, по длительности более. широкая, чем сигналы, поступающие в первый такт с первого и второго выходов первого сумматора 15, так что первый и второй регистры 16 и 25 в первый такт находятся в нулевом логическом состоянии. Поэтому с выхода четвертого элемента И 14 и с выхода полусумматора 13 соответственно на первый и второй входы, соответствующие нечетной группе входов, первого сумматора 15 поступают двоичные коды

000010 и 000010, совокупность которых составляет кодовую комбинацию, соответствующую отдельным двоичным кодам с первого по шестой такты:

000000, 000000, 000000, 000000, llllll и 000000. Эти двоичные коды суммируются с двоичными соответствующими кодами, поступающими с выхода умножителя 17 на два на третий вход первого сумматора 15, соответствующий четным входам первого сумматора 15. Умножитель 17 на два удваивает кодовые комбинации, поступающие с выхода первого регистра 16.

В первый такт независимо от состояний первого сумматора 15 первый и второй регистры 16 и 25 находятся в нулевом состоянии, так как на их соответственно втором и третьем входах наблюдается логическая единица, поступающая с седьмой тактовой шины.

Во второй и третий такты первый и второй регистры 16 и 25 будут также находиться в нулевом состоянии, так как на их соответственно третий и первый входы подаются логические нули с выхода второго элемента И 6.

В четвертый такт на первый, второй и третий входы первого сумматора 15 подаются нулевые двоичные коды, которые соответствуют нулевым состояниям на первом и втором выходах первого сумматора 15, так что первый и второй регистры 16 и 25 останутся в нулевых состояниях, хотя на их соответственно третьем и первом входах наблюдается логическая единица, поступающая с выхода второго элемента И 6

В пятый такт на первый и второй входы первого сумматора 15 подаются логические единицы, соответствующие отрицательной логической единице в дополнительном коде, которая, суммируясь с логическим нулем, поступающим с выхода умножителя 17 на два на третий вход первого сумматора 15, появляется на первом и втором выходах первого сумматора 15. Знак отрицательной логической единицы с второго выхода первого сумматора 15 поступает на второй вход второго регистра 25, а ее мантисса 11111 подается с первого выхода первого сумматора 15 на первый вход первого регистра 16, так что на выходах первого и второго регистров 16 и 25 появятся соответственно двоичные коды 11111 и 1 в момент появления логической единицы в пятый такт на выходе второго элемента И 6.

В шестой такт на первый и второй входы первого сумматора 15 подаются логические нули, а на третий вход первого сумматора 15 поступает двоичный код 111110, который соответствует отрицательным двум единицам младшего разряда (е.м.р.), получающимся в результате удвоения мантиссы

11111 отрицательной логической единицы,поступающей с выхода первого регистра 16 на вход умножителя 17 на два. В результате суммирования на первом выходе первого сумматора

IS появится двоичный код 11110, а на втором выходе первого сумматора 15 будет наблюдаться логическая единица, которые соответственно повторятся

1226332 10.случае по сравнению с известным при

Формула

Л

55 на выходах первого и второго регистров 16 » 25 в момент появления логической единицы в шестой такт на выходе второго элемента И 6.

Таким образом, в Шестой такт на первый, второй, третий и четвертый входы второго сумматора 26 подаются логические единицы соответственно с выхода второго регистра 25, с первого и второго выходов блока 2 опредечения номера квадранта и с шины логической единицы, так что логические единицы на втором, третьем и четвертом входах второго сумматора

26 соответствуют двоичному коду 111 на четной группе входов второго сумматора 26, на первый вход которого поступает двоичный код 111 (нечетная группа входов второго сумматора 26) с выхода второго регистра 25. Результат от суммирования этих двоичных кодов на первом, втором и третьем выходах второго сумматора 26 соответственно будет иметь вид 110.

Этот двоичный код с первого, второго и третьего выходов второго сумматора

26 подается соответственно на первый, второй и третий входы третьего регистра 27, соответствующие старшим разрядам третьего регистра 27. На остальные младшие разряды третьего регистра ?7 с выхода первого регистра 16, подключенного к четвертому входу третьего регистра 27,поступает двоичный код 11110, так что в момент появления логической единицы в двоичном коде 000001 восьмого тактового сигнала, поступающего с вос:ьмой тактовой шины на пятый вход третьего регистра 27, на выходе третьего регистра 27 и выходной шине появится двоичный код 1101111 0, соответствующий в десятичной системе счисления

222-му сектору, т.е. при снижении динамического диапазона в четыре. раза ошибка измерения составила

3 е.м.р., что соответствует высокой точности измерения фазы. .!

Следует отметить, что восемь тактовых сигналов подаются с выходов формирователя тактовых импульсов, запускаемого от задающего генератора, который генерирует, например, синусоидальный сигнал.

Сравнительные испытания предлагаемого и известного фазоизмерительных устройств показали, что введение в предлагаемое фазоизмерительное устройство указанных блоков и связей позволило увеличить точность измерения мгновенных значений фазы сложного сигнала в !5 раз в предельном условии, что разрядность двоичного кода квадратурных составляющих сложного сигнала равна 8 и динамический диапазон изменения квадратурных составляющих сложного сигнала уменьшен вдвое по отношению к его максимальному .значению. изобретения

Фа:зоизмерительное устройство, содержащее квадратурный преобразователь, у которого первый вход подключен к входной шине, второй вход подсоединен к первой тактовой шине, и блок определения номера квадранта, первый вход которого соединен с второй тактовой шиной, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности, в него введены последовательно соединенные первый элемент

ИЛИ, у которого первый и второй входы подкгпочены соответственно к первому и второму выходам квадратурного преобразователя, первый элемент И, второй вход которого подсоединен к гретьей тактовой шине, первый триггер, второй вход которого соединен с четвертой тактовой шиной, второй элемент И, второй вход которого подкхпочен к пятой тактовой шине, счетчик, второй вход которого подсоединен к шестой тактовой шине, и второй элемент ИЛИ, у которого остальные входы подключены к остальным соответствующим выходам счетчика, и выход

1 соединен с третьим входом второго элемента И, последовательно соединенные второй триггер, у которого первый вход подключен к первому вы— ходу квадратурного преобразователя, второй вход подсоединен с седьмой тактовой шине, третий элемент ИЛИ, второй вход которого соединен с вторым выходом квадратурного преобразователя,, третий элемент И, второй вход которого подключен к первому выходу блока определения номера квадранта, четвертый элемент ИЛИ, полусумматор,, четвертый элемент И, второй вход которого подсоединен к выходу четвертого элемента ИЛИ, первый сумматор, второй вход которо—

ro соединен с выходом полусумматора, Составитель В. Шубин

Редактор P. Цицика Техред Л.Олейник Корректор Л Патай

Заказ 2125/42 Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

ll l2 первый регистр, у которого второй вход подключен к седьмой тактовой шине, третий вход соединен с выходом второго элемента И, и умножитель на два, выход которого подсоединен к третьему входу первого сумматора, последовательно соединенные элемент

НЕ, вход которого соединен с первым выходом блока определения номера квадранта, и пятый элемент И, выход которого подключен к второму входу четвертого элемента ИЛИ, последовательно соединенные шестой элемент И, у которого первый вход подсоединен к выходу элемента НЕ, а второй вход соединен с выходом третьего элемента

ИЛИ, и пятый элемент ИЛИ, выход которого подключен к второму входу полусумматора, последовательно соединенные третий триггер, у которого первый вход подключен к второму выходу квадратурного преобразователя, второй вход подсоединен к седьмой тактовой шине, шестой элемент ИЛИ, у которого второй вход соединен с первым выходом квадратурного преобразователя, а выход подключен к второму входу пятого элемента И, и седь26332 l2 мой элемент И, у которого второй вход подсоединен к первому выходу блока определения номера квадранта, а выход соединен с вторым входом пятого элемента ИЛИ, и последовательно соединенные второй регистр, у которого первый вход подключен к выходу второго элемента И, второй вход подсоединен к второму выходу первого

10 сумматора,а третий вход соединен с седьмой тактовой шиной, второй сумматор, у которого второй и третий входы подключены соответственно к первому и второму выходам блока определения

15 номера квадранта, а четвертый вход подсоединен к шине логической единицы, и третий регистр, у которого второй и третий входы соединены соответственно с вторым и третьим выхо.2Q дами второго сумматора, четвертый вход подключен к выходу первого регистра, а пятый вход соединен с восьмой тактовой шиной, и выход подсоединен к .выходной шине, причем второй

25 и третий входы блока определения номера квадранта соединены соответственно с первым и вторым выходами квадратурного преобразователя.