Устройство для синхронизации вычислительной системы

Устройство для синхронизации вычислительной системы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано при построении вычислительных систем.на базе нескольких однотипных цифровых вычислительных машин. Отличительной особенностью устройства является автоматическое без участия оператора обеспечение синхронизации вычислительных систем. Целью изобретения является повышение быстродействия. Поставленная цель достигается введением четвертого , пятого элементов И, второго триггера . 3 ил. IN9 0 Э5 ND 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧ ЕСНИХ

РЕСПУБЛИК (19) (11) (51) 4 G 06 Е 1/04 .

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении вычислительных систем.на базе нескольких однотипных цифровых вычислительных машин. Отличительной особенностью устройства является автоматическое без участия оператора обеспечение синхронизации вычислительных систем.

Целью изобретения является повьппение быстродействия. Поставленная цель достигается введением четвертого, пятого элементов И, второго триггера. 3 ил. (21) 3802776/24-24 (22) 17.10.84 (46) 23.04.86. Бюл. Ф 15 (72) Ф.Ф. Иингалеев, Н.Т; Пластун, Г.Ф. Деревнин и И.Г. Братушкин (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

Р 809132, кл. G 06 F I/04, 1979.

Авторское свидетельство СССР

1149235, кл. G 06 F l/04, 1983, (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ "@" )к: „

) 12264

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем на базе нескольких однотипных цифровых вычислительных машин.

Цель изобретения - повьппение быстродействия устройства.

На фиг ° 1 приведена схема устройства; на фиг. 2 — временная диаграм"ма рабаты устройства при нахождении сигнала точного времени но второй половине цикла выработки управляю õ сигналов; на фиг. 3 — временная диаграмма работы устройства при нахождении сигнала точного времени в первой половине цикла выработки упранляющих сигналов.

Устройство содержит задающий генератор 1, счетчик 2, дешифратор

3, триггеры 4 и 5, элементь: И 6 - 10, элемент ИЛИ 11, элемент НЕ 12, страбирующий вход )3 устройства, выходы

14 устройства.

Устройство работает следующим образом.

Задающим генератором 1 форгмруется серия тактовых импульсов, которая поступает на счетный вход счетчика 2. По состояниям счетчика 2 на выходах дешифратора 3 при синхронном режиме работы устройства с сигналом точного времени формируется

m выходных сигналов, а при несин-хронном режиме работы устройства (m-1) или (m+1) выходных сигнanов, Несинхронная работа устрайс гна па сигналу точного времени, поступающему по стробирующему входу 13, фиксируется на триггере 4 или 5.

В зависимости от состояния триг"" герон 4 и 5 последний (и-й) сигнал на выходе элемента ИЛИ 11 вырабатывается по принятию счетчиком 2 состояния (m-1) или m или (m+1) Выходные сигналы 1,2,..., .л-2, и-), и через выходы 14 устройства поступают на управляющие входы ЦВИ вычис-. лительной системы. По появлению последнего (n-го) сигнала на выходе элемента ИЛИ 11 производится обнуление триггеров 4 и 5 и счетчика

2, т.е. переход на следующий цикл выработки управляющих сигналов.

При несинхронной работе устройства с сигналом точного времени цикл выработки управляющих сигналов изменяется на величину длительности одного такта (+ gt) работы задающего

28

2 генератора l . При этом количество упранляющих сигналов н цикле остается неизменным, т. е. последний управляющий сигнал цикла формируется на (m--1)-м или (m+1)-м значении счетчика 2.

На временных диаграммах (фиг. 2 и 3) изображены сигналы на прямом выходе триггера 4, на инверсном ньгходе триггера 5, на прямом выходе старшего разряда счетчика 2 (Ст.р.2) и на инверсном его выходе (Ст.р,2) старшего разряда счетчика 2, Рассмотрим работу устройства при нахождении сигнала точного времени во второй половине цикла выработки управляющих сигналов на времепной диаграмме (фиг. 2).

В момент времени t<, во время появления сигнала точного времени по стробирующему входу 13, сигнал через элемент НЕ 12 и через элемент

И 9 поступает на единичный вход триггера 4.

В момент времени t íà (m l )-м выходе дешифратора 3 формируется сигнал, который через элемент И 6 и элемент ИЛИ 11 поступает на нулевые входы триггеров 4 и 5 и счетчика 2,т.е. переход на следующий цикл выработки управляющих сигналов.

В момент времени . tä во время паянления сигнала точного времени по стробирующему входу 13, сигнал с (ш-1)-го выхода дешифратора 3 через элемент И 7 и элемент ИЛИ 11 поступает на нулевые входы тригге-1 рон 4 и 5 и счетчика 2, т.е, переход на следующий цикл выработки управляющих сигналов.

В момент времени t, во время появления сигнала точного времени по стробирующему входу 13, сигнал иэ m-го выхода дешифратора 3 через элемент И 8 и элемент ИЛИ 11 поступает на нулевые входы триггеров 4 и

5 и счетчик- 2, т.е. переход, на следующий цикл выработки управляющих сигналов.

В последующей работе устройства цикл выработки управляющих сигналон остается постоянным.

Рассмотрим работу устройства при нахождении сигнала точного времени н первой половине цикла выработки управляющих сигналов на нременнай диаграмме (фиг. 3).

1226

20

30

40

В момент времени t,, во время появления сигнала точного времени по стробирующему входу 13, сигнал через элемент НЕ 12 и через элемент

И 10 поступает на единичный вход триггера 5.

В момент времени t íà m-м выхо2 де дешифратора 3 формируется сигнал, который не поступает на нулевые входы триггеров 4 и 5 и счетчика 2 из-за переключения триггера 5, т ° е. счетчик 2 переходит в следующее состояние.

В момент времени t на (m+1)-м выходе дешифратора 3 формируется сигнал, который через элемент ИЛИ 11 поступает на нулевые входы триггеров 4 и 5 и счетчика 2, т.е. переход на следующий цикл выработки управляющих сигналов °

В момент времени t, во время появления сигнала точного времени по стробирующему входу 13, сигнал из тп-го выхода дешифратора 3 через элемент И 8 и элемент ИЛИ 11 поступает на нулевые входы триггеров 4 и

5 и счетчика 2, т.е. переход на следующий цикл выработки управляющих сигналов.

В последующей работе устройства цикл выработки управляющих сигналов остается постоянным.

Рассогласование последнего управляющего сигнала из устройства и сигнала точного времени, вызванное нестабильностью генераторов тактовых импульсов, устраняется автоматически без участия оператора, Фор мула и з о бр е т ения

Устройство для синхронизации вычислительной системы, содержащее задающий генер атор, счетчик, первый, второй и третий элементы И, элемент

ИЛИ, элемент НЕ, первый триггер, причем выход задающего генератора

4?8 4 соединен со счетным входом счетчика, группа выходов которого соединена с группой входов дешифратора, (m-1)-й выход которого соединен с первыми входами первого и второго элементов И, выходы дешифратора с первого по (m-2)-й являются выходами с первого по (n-1)-й устройства, выходы первого и второго элементов И соединены соответственно с первым и вторым входом элементаИЛИ, выход которого соединен с входом установки в "0" счетчика и нулевым входом первоro триггера, с входом элемента НЕ и является и-м выходом устройства, выход элемента

НЕ соединен с первым входом третьего элемента И, второй вход которого соединен с вторым входом элемента

И и является стробирующим входом устройства, выход третьего элемента

И соединен с единичным входом первого триггера, прямой выход которого соединен с вторым входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введен четвертый, пятый элементы И и второй триггер, причем m-й выход дешифратора соеди-. нен с первым входом четвертого элемента И, (m+1)-й выход дешифратора соединен с третьим входом элемента ИЛИ, прямой выход старшего разряда счетчика соединен с третьим входом третьего элемента И, инверсный выход старшего разряда счетчика соединен с первым входом пятого элемента И, выход элемента НЕ соединен с вторым входом пятого элемента И, третий вход которого является стробирующим входом устройства, выход элемента ИЛИ соединен с нулевым входом второго триггера, выход пятого элемента И соединен с единичным входом второго триггера, инверсный выход второго триггера соединен с вторым входом четвертого элемента И, выход которого соеди,нен с четвертым входом элемента ИЛИ.

1226428

1226428

511(Щ

Стр2

Редактор Е. Папп

2133/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

12

Составитель Е. Торопов.

Техред И.Верес Корректор Т. Колб