Многоканальный коммутатор

Многоканальный коммутатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электронной коммутационной технике может быть использовано в автоматических системах сбора информации. Цель изобретения - расширение функциональных возможностей, достигается нутем организации свободного доступа к источникам информации и повышения оперативности доступа к необходимому Б данный момент источнику информации. Коммутатор содержит генератор 1 тактовых импульсов, распределитель импульсов 2, блок управления 3, ключевые элементы 10 и 11, источник питания 5, шины - нитания 6, обш,ую 7, информационную 8, источник информации 9 (в каждом канале), синхронный Д-триггер 12, логический элемент (ЛЭ) И 13, устройство формирования адреса 14, блок 15 из m ЛЭ И, блок 16 из m ЛЭ ИЛИ, блок АЦП 17, блок 18 из п ЛЭ И, запоминающее устройство 19, триггер Шмидта 20, блок 21 из m ЛЭ И, регистр адреса 22. 2 ил. (Л to 1чЭ О5 05 4 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1226644 (Я) 4 Н 03 К 17/56

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Ь

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ, 7,.

/ (61) 1051713 (21) 3801246/24-21 (22) 17.10.84 (46) 23.04.86. Бюл. № 15 (72) В. И. Белицкий и А. А. Бянкин (53) 681.326.34 (088.8) (56) Авторское свидетельство СССР № 416867, кл. Н 03 К 17/56, !0.07.72.

Авторское свидетельство СССР № 1051713, кл. Н 03 К 17/56, 01.07.82. (54) МНОГОКАНАЛЬНЫЙ КОММУТАТОР (57) Изобретение относится к электронной коммутационной технике может быть использовано в автоматических системах сбора информации. Цель изобретения — расширение функциональных возможностей, достигается путем организации свободного доступа к источникам информации и повышения оперативности доступа к необходимому в данный момент источнику информации.

Коммутатор содержит генератор 1 тактовых импульсов, распределитель импульсов 2, блок управления 3, ключевые элементы 10 и 11, источник питания 5, шины — питания 6, общую 7, информационную 8, источник информации 9 (в каждом канале), синхронный II,— Tðèããåð 12, логический элемент (ЛЭ) И 13, устройство формирования адреса 4, блок 15 из m ЛЭ И, блок 16 из m ЛЭ ИЛИ, блок АЦП 17, блок 18 из п ЛЭ И, запоминающее устройство 19, триггер Шмидта 20, блок 21 из m ЛЭ И, регистр адреса 22. 2 ил.

1226644 работает

Многоканальный коммутатор относится к электронной коммутационной технике и может быть использован в автоматических системах сбора информации.

Цель изобретения — расширение функциональных возможностей путем организации свободного доступа к источникам информации и повышение оперативности доступа к необходимому в данный момент времени источнику информации.

На чертеже приведена функциональная схема многоканального коммутатора.

Многоканальный коммутатор содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, блок 3 управления, выход которого подключен через дополнительный ключевой элемент 4 и источник 5 тока к шине 6 питания, общую шину 7, информационную шину 8, в каждом канале источник 9 информации, первый и второй ключевые элементы 10 и 11 и синхронный

Д-триггер 12, элемент И 13, устройство 14 формирования адреса, блок 15 из m элементов И, блок 16 из m элементов ИЛИ, блок 17 АЦП, блок 18 из и элементов И, запоминающее устройство 19, триггер Шмидта 20, блок 21 из m элементов И, регистр 22 адреса, причем первые входы элементов И блока 18 из п элементов И, блока 15 из mэлементов И,,элемента 13 И и вход «Запись» запоминающего устройства 19 соединены с инверсным выходом триггера 20, прямой выход которого подключен к входу «Чтение» запоминающего устройства 19 и к первым входам элементов И блока 21, а вход триггера

Шмидта 20 соединен с входом «Запрос» коммутатора, вторые входы элементов И блока 21 соединены с соответствующими выходами регистра 22 адреса, входы которого соединены с адресными входами коммутатора, второй вход элемента И 13 подключен к выходу генератора 1 тактовых импульсов, а выход элемента И 13 соединен с входами распределителя 2 импульсов, блока 3 управления, устройства 14 формирования адреса и с входами синхронизации Д-триггеров 12.

Синхронизирующий вход устройства 14 формирования адреса подключен к выходу распределителя 2 импульсов, вторые входы элементов И блока 15 подключены к соответствующим выходам устройства 14 формирования адреса, выходы одноименных элементов И блоков 15 и 21 соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ блока 16, выходы которого соединены с соответствующими адресными входами запоминающего устройства 19, информационные входы которого соединены с соответствующими выходами элементов И блока 18, а информационные выходы запоминающего устройства 19 соединены с информационными выходами коммутатора, вторые входы элементов И блока 18 соединены с соответю

2 >

5G

55 ствующими выходами блока 17 АЦП, вход которого подключен к информационной шине 8. Выход источника 9 информации в каждом канале через первый ключевой элемент 10 подключен к информационной шине 8, первый вход источника 9 информации соединен с общей шиной 7, а второй вход через второй ключевой элемент 11 соединен с шиной 6 литания. Информационный вход Д-триггера 12 первого канала соединен с выходом распределителя 2

>гмпульсов, прямые выходы Д-триггеров 12, кроме триггера 12 последнего канала, соединены с информационными входами Д-триггеров 12 последующих каналов и с входами ключевых элементов 10 и 11 соответственно своих каналов

Многоканальный коммутатор следующим образом.

После включения питания многоканальный коммутатор устанавливается в исходное состояние, при котором синхронные

Д-триггеры 12 на прямых выходах имеют низкий уровень напряжения, на прямом выходе триггера Шмидта 20 при отсутствии сигнала «Запрос» от потребителя информации и на всех выходах устройства 14 формирования адреса также низкий уровень напряжения. При отсутствии сигнала «Запрос», подаваемого на вход триггера

Шмидта 20 и представляющего собой высокий уровень напряжения во все время, необходимое для доступа к запоминающему устройству 19, на первые входы элементов И блока 15, блока 18 и элемента И 13 с инверсного выхода триггера 20 подается высокий уровень напряжения. Генератор 1 тактовых импульсов формирует последовательность тактовых импульсов с периодом следования Т. Тактовые импульсы через элемент И 13 подаются на вход распределителя 2 импульсов, блок 3 управления, входы синхронизации Д-триггеров 12, вход устройства 14 формирования адреса.

Распределитель 2 импульсов, представляющий собой делитель частоты тактовых импульсов на Х, где М -- число источников 9 информации, выделяет из последовательности тактовых импульсов каждый

N-й импульс, который с выхода распределителя 2 импульсов поступает на информационный вход Д-триггера 12 первого канала и устанавливает на его выходе высокий уровень напряжения, которое откпывает ключевые элементы 10 и 11 этого канала. В результате этого источник 9 информации первого канала подключается соответственно к шине 6 питания и информационной ш и не 8.

При этом все ключевые элемен ы 10 и 11 остальных каналов заперты и опрос других источников 9 информации не производится. При поступлении на синхропизирующие входы Д-триггеров 12 cëåäóþщего тактового импульса переключается Дтриггер 12 второго канала и напряжение, 1226644

10 (5

30

Формула изобретения

»5 установившееся на его выходе, открывает соответствующие ключевые элементы 10 и 11 и подключает источник 9 информации второго канала к информационной шине 8.

После того, как опрошен источник 9 информации последнего канала, распределитель 2 импульсов формирует новый импульс запуска для Д-триггера 12 первого канала, и процесс сбора информации повторяется.

Последовательность тактовых импульсов, вырабатываемая генератором 1 тактовых импульсов, поступает на блок 3 управления, формирующий последовательность импульсов длительностью 1„и периодом повторения Т, которые поступают через дополнительный ключевой элемент 4 на источник 5 тока, который включает питание каналов только на время t их опроса.

В паузе (Т вЂ” „) источник 5 тока отключен от всех каналов.

Устройство 14 формирования адреса представляет собой m-разрядный двоичный счетчик импульсов, где т=!одг1х1, с выхо i;:ми для каждого разряда кода. Десяти:— ное значение кода счетчика, увеличенное на единицу, соответствует номеру канала многоканального коммутатора, подклк; ченному к информационной шине 8 в, иный момент времени. Сброс счетчика осi— ществляется подачей на синхронизирую пий вход устройства 14 формирования адреса импульс в. с выхода распределителя 2 импульсов.

Информация от источников 9 информации с информационной шины 8 поступает на вход блока 17 АЦП. Время аналого-цифрового преобразователя блока 17 АЦП t Т (Т вЂ” период следования тактовых импульсов) . С выхода блока 17 АЦП информация в параллельном п-разрядном коде через элементы И блока 18 из и элементов И подается на информационные входы запоминающего устройства 19. Адрес источника 9 информации с выхода устройства 14 формирования адреса через блок 15 из m элементов И и блок 6 из m элементов ИЛИ подается на адресные входы запоминающего устройства 19.

Свободный доступ потребителя информации к источникам 9 информации реализуется представле ем потребителю свободного доступа к информации, записанной в запоминающем устройстве 19 Для получения необходимой информации потребитель информации эаписывает адрес требуемого канала (адрес ячейки памяти в запоминающем устройстве 19) в регистр 22 адреса, формирует сигнал «Запрос» и подает

его на вход триггера Шмидта 20. После подачи сигнала «Запрос» на инверсном выходе триггера 20 и, соответственно, на первых входах элементов И блока 15, блока 18, входе «Запись» запоминающего устройства !9 и первом входе элемента И 13 устанавливается низкий уровень напряжения, в результате чего тактовые импульсы с генератора : тактовых импульсов не проходят через элемент И !3, .од адреса опрашиваемого канала не проходит через блоки 15 и 16 на адресные входы запоминающего устройства 19, код информации с выхода блока 17 АЦП не поступает через блок 18 на информационные входы запоминающего устройства 19. С прямого выхода триггера 20 высокий уровень напряжения подается на первые входы элементов И блока 2! и на вход «Чтение» запоминающего устройства 19, разрешая считывание информации с ячейки памяти запоминающего устройства 19 по адресу, приходящему с регистра 22 адрг",, . через блоки 21 и 16 на адресные в îды запоминающего устройства 19.

После снятия сигнала «Запрос» на плоде триггера 20 устаnàBëèвается низкии уровень напряжения и возобновляется процесс опрос2 каналов многоканального коммутатора, аналого-цифрового преобразователя и записи информации источника 9 информации начиная с номера ка;;ила на единицу боль;не номера канала "р;. .имого в устройстве 14 формирован) .;: .реса во время существования сигнала; Запрос».

Расширение функциональных возможностей многоканального коммутатора позволяет представлять потребителю информацию в режиме «Запрос — ответ», чем значительно расширяет область его применения.

Многоканальный коммутатор по авт. св.

М 10517!3, отличающийся тем, что, с целью расширения функциональных возможностей путем организации свободного доступа к источникам информа ии и повышения оперативности доступа к необходимому в данный момент времени источнику информации, в него дополнительно введены элемент И, устройство формирования адреса, два блока из m элементов И каждый, блок из m элементов ИЛИ, блок АЦП, блок из и элементов И, запоминающее устройство, триггер Шмидта, регистр адреса, причем первый вход элемента И, вход «Запись» запоминающего устройства и первые входы элементов И первого блока из m элементов И и блока из и элементов И соединены с инверсным выходом триггера Шмидта, прямой выход которого подключен к входу «Чтение» запоминающего устройства и к первым входам элементов И второго блока из mэлементов И,,вход триггера Шмидта соединен с входом «Запрос» многоканального коммутатора, вторые входы элементов И второго блока из m элементов И соединены с соответствующими выходами регистра адреса, входы которого соединены с адресными входами многоканального коммутатора, второй вход элемента И подключен к выходу генератора тактовых импульсов, а выход элемента И соеl226644

Составитель А. с1аховский

Редактор А. Сабо Техред И. Верес Корректор А. Тяско

Заказ 1937/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 динен с входами распределителя импульсов, блока управления, устройства формирования адреса и с входами синхронизации D-триггеров, синхронизирующий вход устройства формирования адреса подключен к выходу распределителя импульсов, вторые входы элементов И первого блока из m элементов И подключены к соответствующим выходам устройства формирования адреса, выходы одноименных элементов И первого и второго блоков из m элементов И соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ блока из m элементов ИЛИ, выходы которых соединены с соответствующими адресными входами запоминающего устройства, информационные входы которых соединены с соответствующими выходами элементов И блока из и элементов И, информационные выходы запоминающего устройства соединены с информационными выходами многоканального коммутатора, вторые входы элементов И блока из и элементов И соединены с соответствующими выходами блока

АЦП, вход которого подключен к информационной шине.