Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение позволяет повысить быстродействие аналого-цифрового преобразователя путем сокращения длительности такта кодирования и исключения возникающих при этом ощибок типа неправильное включение разряда или неправильное выключение разряда за счет использования избьггочных измерительных кодов. В режиме непосредственного преобразования входной аналоговой величины в цифровой код в работе участвуют блок сравнения , цифроаналоговый преобразователь , блок управления, блок выделения разности напряжений, сдвиговый регистр, блок логических элементов ИЛИ, блок развертки кода, блок приведения кода к минимальной форме. В режиме метрологического контроля участвуют все блоки устройства. По сигналу блока управления записьшается единица в старший разряд блока развертки кода и обеспечивается тем самым включение старшего разряда цифроаналогового преобразователя. По следующему сигналу выполняется операция развертки первого разряда цифроаналогового преобразователя. Блок вьщеления разности напряжений осуществляет линейное преобразование разности первого и суммы второго и ( цифроаналогового преобразователя , где р параметр используемого избыточного измерительного кода. В случае превьппения этой разности значения допустимого предела блок вьщеления разности вырабатьюает признак записи единицы в первый разряд регистра. В конце первого такта происходит сброс в нулевое состояние блока развертки кода. В оставшихся тактах схема работает аналогичным образом. 1 з.п.ф-лы, 5 ил., 2 табл. (Л с ю ю О) О) Од 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

yD4 Н 03 M 1/26

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ABTOPGHOMY СВИДЕТЕЛЬСТВУ (21) 3760223/24-24 (22) 21.04.84 (46) 23.04.86. Бюл. и 15

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (72) А.П.Стахов, А,Д.Азаров, В.Я.Стейскал и Л.M.Íå÷èïîðåíêî (53) 681.325 (088.8) (56) Авторское свидетельство СССР

11 758510, кл. Н 03 К 13/02, 1980.

Авторское свидетельство СССР

Р 790285, кл. Н 03 К 13/02,1980. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение позволяет повысить быстродействие аналого-цифрового преобразователя путем сокращения длительности такта кодирования и исключения возникающих при этом ошибок типа "неправильное включение разряда" или неправильное выключение разряда" эа счет использования избыточных измерительных кодов. В режиме непосредственного преобразования входной аналоговой величины в цифровой код в работе участвуют блок срав нения, цифроаналоговый преобразователь, блок управления, блок выделения разности напряжений, сдвиговый

„„SU„„1226664 А регистр, блок логических элементов

ИЛИ, блок развертки кода, блок приведения кода к минимальной форме.

В режиме метрологического контроля участвуют все блоки устройства. По сигналу блока управления записывается единица в старший разряд блока развертки кода и обеспечивается тем самым включение старшего разряда цифроаналогового преобразователя.

По следующему сигналу выполняется операция развертки первого разряда цифроаналогового преобразователя.

Блок выделения разности напряжений осуществляет линейное преобразование разности первого и суммы второго и (P+1) -го цифроаналогового преобразователя, где р-параметр используемого избыточного измерительного кода. В случае превышения этой разности значения допустимого предела блок выделения разности вырабатывает признак записи единицы в первый разряд регистра. В конце первого такта происходит сброс в нулевое состояние блока развертки кода. В оставшихся тактах схема работает аналогичным образом. 1 з.п.ф-лы, 5 ил., 2 табл.

Таблица 1

Обозначение связи Назначение связи Номер связи

Режим записи БВР4

Y.1. l

Режим выдачи БВР4

RG К

Y 1.2

Y 2.1

Y 2.2

Y 3 ° 1

БРК, = - 0

SPK)n): = 1

Y 3.2 . Y3.3

Y 4.1

Y 4.2

Y 5,1

7 5.2

Y 5.3

SPK(n): 0

Развертка

Синхроимпульс

RG: =0

RG (n) 1

RGB!1 О

Y 6

Управление БЛЭ

Y 7.1

Разрешение записи в

БПМФ10

Приведение кода к минимальной форме (МФ)

СЧ (1-п) : 0

Y 7.2

Y 8

1 12

Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые.

Цель изобретения — повышение быстродействия аналого-цифрового преобразователя.

На фиг.l приведена струк:турная схема аналого-цифрового преобразователя; на фиг.2 и 3 — микропрограмма работы блока управления; на. фиг.4— закодированный граф микропрограммы; на фиг.5 — функциональная схема блока управления с принудительной адресацией.

Аналого-цифровой преобразователь содержит входную шину 1, блок 2 сравнения (БС), цифроаналоговый преобразователь 3 (ЦАП), блок 4 выделения разности напряжений (БВР), сдвиговый регистр 6 (СР), блок 5 логичес ких элементов ИЛИ (БЛЭ ИЛИ), блок 7

26664 2 развертки кода (БРК), регистр 8 (P) блок 9 логических элементов И (БЛЭ И), блок 10 приведения кода к минимальной форме (БПМФ), блок 11 управления, информационные выходные шины 12, контрольные выходные шины

l3. Блок 5 логических элементов ИЛИ содержит первые входы 14 и вторые входы 15 и 16. Устройство содержит

1g также входную шину 17 "Режим работы", Блок 11 управления содержит первый и второй входы 18 и 19, третьи входы 20, первые выходы 21, шестые выходы 22, вторые выходы 23, третьи . выходы 24, четвертые выходы 25, пя" тый выход 26, седьмой выход 27, четвертый вход блока 11 управления является входной шиной 17 "Режим работы".

В табл.1 представлены микрооперации, используемые в микропрограмме ,работы аналого-цифрового преобразо вателя.

1226664 1. в работе АЦП, представлены в табл.2.

Таблица 2

Обозначение связи

Назначение связи омер вязи

Выбор режима работы:

Х1 = 1 — режим контроля

Х1 = 0 — режим непосредственного преобразования

ХI

Анализ ответа блока 2 сравнения:

Х2

Авк

Х2 =0-А к А х вх

ХЗ

Анализ состояния блока 4 выделения разности:

1т-р-1

X3 = 1 - кр =1 +от .

Р Р

Х3 = 0 — a" фх" ++g, Р Р Р

Состояние разрядов регистра РГ8

Х4

Х4 1 - РГ8 = 0

Анализ состояния счетчика циклов

Х5

Хб = 1, если

Хб = О, если

Хб

m от ха з р отКаь

Блок 11 управления состоит из блока 28 анализа кода, счетчика 29 циклов, мультиплексора 30, дешифратора 31 состояний, постоянного запоминающего устройства (ПЗУ) 32, буферного регистра 33, цифрового коммутатора 34, генератора 35 тактовых импульсов. Блок 28 анализа кода предназначен для анализа состояний разрядов регистра 8 для обнаружения условия m р, где отка з р — параметр кода.

Цифроаналоговый преобразователь 3 должен быть построен на основе изо быточных измерительных кодов, к которым относятся: р — коды Фибоначчи, коды "золотой" р-пропорции, а также обобщенные коды Фибоначчи.

Если длительность такта аналогоцифрового поразрядного преобразования, выбрать большей или равной tz ) t>, Логические условия, используемые

I где t — длительность такта кодироТ вания аналого-цифрового преобразователя на основе двоичного кода, то в этом случае уравновешивания входного (Ав„) и компенсирующего (А„) аналоговых сигналов, происходит с погрешностью, не превышающей, напри45 мер, половины младшего разряда ЦАП.

Если длительность такта выбрать t» то уравновешивание А

2 7з отк11 ° и Ак происходит неверно, вследствие появления ошибок кодирования типа

5О "неправильное включение разряда" или "неправильное выключение разряра".

Для аналого-цифровых преобразователей, содержащих в цепи обратной

Ы связи ЦАЧ, построенный на основе избыточных измерительных кодов, появление ошибок кодирования типа !!неправильное выключение раэряда11

5 1 не вызывает нарушение равенства

Авх= Ак °

Для того, чтобы при аналого-цифровом преобразовании исключить ошибку кодирования типа "неправильное включение разряда в процессе уравновешивания Авх сигналом А< вводят асимметрию, заключающуюся в том, что на каждом E -м также поразрядного кодирования одновременно с

E-м разрядом С весом Q включают в общем случае группу некоторых младших разрядов, имеющих суммарный вес Q4ong ЗначениелЯД,„ определяется по формуле ! е=

:Сg -Q

О аЯ хдоп я

На основании значений h Q< хд« синтезируется код К младших

*on разрядов, который запоминается. Если отношение К между весами разрядов . используемого кода является числом постоянным, то для формирования в процессе уравновешивания на каждом последующем 1 -м такте кодовой комбинации К осуществляется сдвиг

1Аоп исходной кодовой комбинации К д, на один разряд вправо.

Совместное включение -го и группы некоторых младших разрядов приводим к тому, что действующий вес (— го разряда увеличивается.

При этом если разность лА = А,„ — A„ предыдущего такта уравновешивания была близка к значению F -го раз— ряда, то в текущем такте блок срав. ненИя формирует логический сигнал, вызывающий выключение -го разряда и дальнейшее уравновешивание ведется разрядами с номерами меньшими .

Таким образом, данный подход позволяет исключить ошибки кодирования типа "неправильное включение разряда".

При преобразовании входной аналоговой величины в код устройством, содержащим ЦАП, построенный на основе классического двоичного кода, обладающего нулевой избыточностью, такая асимметрия процесса уравновешивания принципиально невозможна.

В этом случае ошибка кодирования ти па неправильное выключение разряда" приводит к тому, что:входную аналоговую величину А„ нельзя уравех новесить сигналом A с точностью до младшего разряда цАП. Поэтому

226664 Ь результат преобразования А „в цифровой эквивалент К> неверный. Если

&ых цифроаналоговый преобразователь устройства реализовать на основе избыточного измерительного кода, то появляется возможность осуществлять правильное аналого-цифровое преобразование при ошибках кодирования ти10

35 а

55 па неправильное выключение разряда", Введение же асимметрии в процессе уравновешивания позволяет исключить ошибки кодирования типа неправильное включение разряда" ° Все это дает возможность значительно уменьшить время каждого 1 -ro такта поразрядного кодирования. При этом на каждом такте уравновешивания нет необходимости осуществлять точное, например, до половины младшего разряда, сравкение входного А „ и компенсирующего А„ аналоговых сигналов.

Достаточно на один такт поразрядного уравновешивания отводить время, необходимое для установления переходных процессов в ЦАП и блоке сравнения с погрешностью не более 89

Значение EQ зависит от избыточности кода, который используется в ЦАП, и определяется по формуле

30 = 2к — 1. где ((— отношение между соседними членами кода, на основании которого построен

ЦАП.

Для числа Фибоначчи при р=1, например, (М 0,61803) погрешность

8Q, выраженная в, равна

ВЯ = 23,6%.

Работа аналого-цифрового преобразователя происходит в режиме метрологического контроля и в режиме непосредственного преобразования аналоговой величины в цифровой код.

В процессе метрологического контроля определяется наличие в устройстве отказавших разрядов, номера которых заносятся в регистр 8. Отказавшим считается неисправный разряд или разряд, вес которого не соответствует требуемому значению.

В режиме непосредственного преобразования входной аналоговой величины в цифровой код в работе участвуют блок 2 сравнения, цифро-аналоговый преобразователь 3, блок 1! управления, блок 4 выделения разности напряжений, сдвиговый регистр 6, блок 5 логических элементов ИЛИ и блок 7 развертки

122бб64

25

35

55 кода, блок 10 приведения кода к минимальной форме.

В режиме метрологического контроля участвуют все блоки устройства.

Метрологический контроль аналогоцифрового преобразователя осуществля-. ется на основании определенных соотношений между. весами разрядов цифроаналогового преобразователя, выполненного в кодах с иррациональным основанием (коды Фибоначчи и коды "золотой" р-пропорции).

В режиме метрологического контроля в первом такте по сигналу блока 11 управления записывается единица в старший разряд блока 7 развертки кода обеспечивает тем самым включение старшего разряда цифроаналогового преобразователя 3. По следующему сигналу выполняется операция развертки первого разряда цифроаналогового преобразователя 3. Блок 4 вьщеления разности напряжений осуществляет линейное преобразование разности первого и суммы второго и (р+1) -го разрядов цифроаналогового преобразователя 3. В случае превышения этой разности значения допустимого предела блок 4 выделения разности напряжений вырабатывает признак записи единицы в первый разряд регистра 8 . В конце первого такта происходит сброс в нулевое состояние блока 7 развертки кода. На втором такте блок 11 управления записывает единицу вл второй разряд блока 7 развертки кода, обеспечивая тем самым включение второго разряда цифроаналогового преобразователя 3.

Далее выполняется операция раэверт- i ки второго разряда цифроаналогового преобразователя 3. Так же как и в первом такте блок 4 выделения разнос. ти напряжений вырабатывает соответ. ствующий сигнал,. подаваемый в блок

11 управления. В оставшихся (n-2) тактах схема работает аналогичным образом, обеспечивая последовательное включение и развертки оставших-. ся (п-2) разрядов цифроаналогового преобразователя, а также проверку . соотношения

„Е „Е-, „Е-Р (1)

Р Р Р

Если на i-м такте блок 4 выделения разности напряжений срабатывает первый раэ, то в i -й разряд регистра 8 записывается единица, а в остальных разрядах остаются нули. Если. блок 4 выделения разности напряжений срабатывает на (i+1) такте, то в (i+1) é разряд регистра 8 записывается единица, а в < -й разряд записывается ноль. Запись единицы в последу;ощие разряды и нулей в предыдущие разряды происходит до тех пор, пока не перестанет срабатывать блок 4 вьщеления разности напряжений.

Прекращение срабатывания блока 4 свидетельствует о .âûïîëíåíèè соотношения (1). Таким образом, в регистре оказываются записаны номера расстроенных разрядов. При наличии отказавших разрядов метрологический контроль заканчивается проверкой возможности правильного преобразования входной величины в цифровой код.

Если в процессе метрологического контроля обнаружены отказавшие pasряды, номера которых занесены в регистр 8, то в процессе уравновешивания входного аналогового сигнала

А „ компенсирующим сигналом ЦАП А„ включение этих разрядов запрещается. Кодирование же производится толь ко исправными точными разрядами.

Аналого-цифровой преобразователь осуществляет правильное преобразование входной аналоговой величины в цифровой код, если после каждой группы иэ m(T с me P) подряд расположенных отказавших разрядов следует не менее rn +1 младших точных разрядов или имеется не более одной группы из m (m=p) отказавших разрядов .

Однако уравновешивание А „компенсирующим сигналом ЦАП при наличии отказавших разрядов должно вестись по "медленному" алгоритму. При этом в регистре 6 занесена кодовая комбинация, все разряды которой равны нулю. В случае же применения ускоренного алгоритма результат аналого-цифрового преобразования может быть неверным вследствие потери избыточности ЦАПЗ иэ-за наличия отказавших разрядов. Если в АЦП отсутствуют отказавшие разряды, то кодирование ведется по ускоренному алгоритму. При этом аналого-цифровое преобразование происходит следующим образом. На первом такте пре" образования входной аналоговой величины А „ в код Кещ по сигналу блока 11 управления устанавливается в единичное состояние старший разряд

1226664 10 информационные выходные шины 12 устройства поступает код, представленный в минимальной форме.

1, если А „ > А„

)(1

9. блока 7 развертки кода, а в сдвиговом регистре по сигналу блока ll yn равления устанавливается кодовая комбинация К„о,<.

Через блок 5 логических элементов ИЛИ кодовые комбинации К и К„,„ выходов сдвиговогб регистра 6 и блока 7 развертки кода поступают на вход ЦАП 3, на выходе которого по— является компенсирующий аналоговый сигнал А„, = (Q„, + QA,„,), — вес старшего разряда ЦАП.

Сравнение компенсирующего аналого вого сигнала А „, и входного аналогового сигнала А „производится при помощи блока 2 сравнения. Причем выходной сигнал Y этого блока под3 чиняется следующему соотношению

При этом если на первом такте уравновешивания Y = О, то (и-1)-й разряд устанавливается в нулевое состояние, если же Y = 1, то (и-1)— разряд устанавливается в единичное состояние.

На втором такте аналого-цифрового преобразования ёо сигналу блока 11 управления содержимое блока 6 сдвигается на один разряд вправо, в результате чего на выходе сдвигового регистра появляется кодовая комбинация К,„ . Одновременно (n-2)-й разряд блока 7 развертки кода устанавливается в единичное состояние. При этом на выходе ЦАП 3 появляется компенсирующий сигнал А„ . В зависимости а от результата сравнения У выходного А „и компенсирующего А„ аналоговых сигналов, (n-2)-й разряд устанавливается либо в нулевое состояние(У = О), либо остается в единич- ном состоянии (Y = 1). Работа аналого-цифрового преобразователя на любом 1 -м такте происходит анало- . гично. Процесс непосредственного преобразования заканчивается на (и+1)-м такте поразрядного кодирования. При этом входной аналоговый сигнал А „ уравновешен компенсирующим сигналом ЦАП А„„ с точностью до единицы младшего разряда ЦАЛ 3„ !

Результат преобразования, сформированный в блоке 7 развертки кода, поступает в блок 10 приведения кода к минимальной форме, поспе чего на, Ф о р м у л а и з о б р е т ения!.Аналого-цифровой преобразователь,, содержащий блок сравнения, первый вход которого является входной шиной, второй вход объединен с информационным .входом блока выделения разности напряжений и подключен к выходу цифроаналогового преобразователя, а выход подключен к первому входу блока управления, первые выходы которого подключены к управляющим входам блока выделения разности напряжений, выход которого подключен к второму входу блока управления, вторые выходы которого подключены к первым информационным входам блока развертки кода, третьи выходы подключены к управляющим входам блока развертки кода, выходы которого подключены к соответствующим первым информационным входам блока логических элементов И, вторые информационные входы блока развертки кодов объединены с соответствующими вторыми информационными входами блоЗО ка логических элементов И, третьими входами блока управления и подключены к соответствующим выходам регистра, входы которого подключены к четвертым выходам блока управления, пятый выЗ5 ход которого подключен к управляющему входу блока логических элементов

И, выходы которого являются контрольными выходными шинами преобразователя, отличающийся тем, что, с целью повышения быстродействия, в него введены блок логических элементов ИЛИ, блок приведения кода к минимальной форме, сдвиговый регистр, входы которого подключены к шестым

ДГ выходам блока управления, выходы— к соответствующим первым входам блока логических элементов ИЛИ, выходы которого подключены к соответ ствующим входам цифроаналогового пре

5<1 образователя, вторые входы объединены с соответствующими информационными входами блока приведения кода к минимальной форме и подключены к соответствующим выходам блока раз55 вертки кода, выходы блока приведения ! ,кода к минимальной форме являются информационными выходными шинами преобразователя, управляющие входы под!

226664

12 ключены к седьмым выходам блока управления, четвертый вход кбторого является шиной "Режим работы".

2. Преобразователь по п.l, о т л и ч а ю шийся тем, что блок управления выполнен на мультиплек- соре, блоке анализа кода, счетчике, дешифраторе, регистре, цифровом коммутаторе, генераторе тактовых импульсов, постоянном запоминающем устройстве, входы которого подключены к соответствующим выходам цифрового коммутатора, а выходы — к соответствующим информационным входам регистра, управляющий вход которого подключен к выходу генератора тактовых импульсов, выходы с первого по восьмой подключены к соответствующим входам дешифратора, выходы с девятого по одиннадцатый — к соответствующим управляющим входам мультиплексора, выходы с двенадцатого по шестнадца тый — к соответствующим первым информационным входам цифрового коммутатора, выходы с семнадцатого по двадцать первый подключены к соответствующим вторым информационным входам цифрового коммутатора, управляющий вход которого подключен к выходу мультиплексора, первый, второй и третий информационные входы которого являются соответственно четвертым, первым и вторым входами блока управления, четвертый и пятый входы подключены соответственно к первому и второму выходам .блока анализа кода, входы которого являются третьими

10 входами блока управления, шестой вход мультиплексора подключен к выходу счетчика, вход которого подключен к первому выходу дешифратора, второй и третий выходы которого являются первыми выходами блока управ" ления, четвертый и пятый выходы которого являются шестыми выходами блока управления, шестой, седьмой и восьмой выходы — вторыми выходами

gp блока управления, девятый и десятый выходы — третьими выходами блока управления, одиннадцатый, двенадцатый и тринадцатый выходы — четвертыми выходами блока управления,четыр25 надцатый выход — пятым выходом блока управления, пятнадцатый и шестнадцатый выходы — седьмыми выходами блока управления.!

226664!

226664

Составитель В.Пераиков

Редатор А.Сабо Техред;B.Êàäàð . Корректор А.Ференц, 3axas 2147/59 Тирак 816

ВНИИПИ Государственного комитета СССР

- по делам ивобретений и открытий

113035, Москва, Ж-35, Рауаская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие,г.Ужгород, ул.Проектная,4