Устройство для вычисления функции @

Устройство для вычисления функции @

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и позволяет повысить точность вычислений за счет увеличения числа интервалов аппроксимации функции. Устройство содержит блок приоритета, узел формирования режима вычисления, с первого по третий шифраторы, с первого по тре- .тий мультиплексоры, вычитатель,сумматор . Узел формирования режима вычисления формирует признаки режимов, которые посредством шифраторов преобразуются в сигналы, раз.решающие прохождение чисел с определенных входов мультийлексоров для последующего формирования результата. Получение дробных коэффициентов аппроксимации достигается монтажным сдвигом информационных шин мультиплексоров . 1 ил. Q (Л с N9 Ю 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ . РЕСПУБЛИК (59 4

ОПИСАНИЕ ИЗОБРЕТ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3761339/24-24 (22) 26.06.84 (46) 30.04.86. Бюл. 9 16 (72) Л.Б. Заячкивская, Е.Я. Ваврук, И.В. Кулак и А.В. Линц (53) 681.325 (088.8) (56) Авторское свидетельство СССР

В 1019446, кл. С 06 F 7/552, 1982.

Авторское свидетельство СССР

У 1145341, кл. G 06 F 7/552, 1983. (54) УСТРОЙСТВО ВЫЧИСЛЕНИЯ ФУНКЦИИ Т.= Х + Х + Х а з (57) Изобретение относится к области вычислительной техники и позволяет повысить точиость вычислений за счет увеличения числа интервалов аппрок„„SU„„1228100 A 1 симации функции. Устройство содержит блок приоритета, узел формирования режима вычисления, с первого по третий шифраторы, с первого по тре.тий мультиплексоры, вычитатель,сумматор. Узел формирования режима вычисления формирует признаки режимов, которые посредством шифраторов преобразуются в сигналы, разрешающие прохождение чисел с определенных входов мультиплексоров для последующего формирования результата. Получение дробных козффициентов аппроксимации достигается монтажным сдвигом информационных шин мультиплексоров. 1 ил.

1 1228100 2

Изобретение относится к вычисли- числа интервалов аппроксимации функтельной технике и может использовать- ции. ся в специализированных вычислитель- Сущность изобретения заключается ных устройствах для оперативного вы- в том, что процесс вычисления раэчисления корня квадратного из суммы 5 бивается на 6 разных режимов вычисквадратов трех чисел. ления (РВ), для каждого из которых

Цель изобретения — повышение точ- вычисления Производятся по своим ности вычислений эа счет увеличения формулам.

При /Х />/Х />/Х / Y — Х + Х + Х .РВ 1. — с /Х / с /Х,>

РВ 2: с /Х / ñ +/Х,>

РВ 3: с/Х /Х>

РВ 4: — с/Х /с — с /Х /» " Y = — /Х /+.— /Х /+ — /ХЭ/ /Х / /Х / /Х / /Х„/ 15 1 1

4 2 .4 э. - 2 16 4 ю 4 Э

PB 5: с/Х /с, О с/Х /с /4, Y = /Х / + — /Хэ/ + — /Х /

РВ 6: 0 с/Х /с —, Ос/Х /» 7 /Х / + — /Х / + — /Х /

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит блок 1 приоритета, узел 2 формирования режима вычисления, первый 3, второй 4, третий 5 шифраторы, первый 6, второй 7, третий 8 мультиплексоры, вычитатель

9, сумматор 10, выходы 11 аргументов и выход 12 значения функции устройства.

Устройство работает следующим образом.

На выходы 11 поступают числа X.

Блок 1 на первом выходе формирует

/Х,/, на третьем /X>/ так чтобы выполнялось условие /Х / > /Х / > /Х /.

Значения /Х,/, /X / и /Хэ/ поступают на входы узла 2 формирования режима вычисления, на выходе которого формируются признаки соответствующих режимов, поступающие на входы шифраторов 3-5. На мультиплексорах 6-8 организовано формирование дробных значений аргументов. Шифраторы 3-8 организованы таким образом, что в зависимости от состояния входов, разрешают прохождение через мультиплексоры соответствующих чисел.

На выходе шифратора 3 формируется код 00 для PB 1, код 01 — для PB 2, PB 3, код 10 — для РВ 4, код 11 — для

PB 5 и РВ 6 разрешая проход через мультиплексор 6 соответственно чисел

4 /х1/ 8 /Х / 16 /х1/, О. На втателе 9 происходит вычитание этих чисел иэ /Х,/, т.е. формируются зна35 чения — 4 /Х1/ — 8 /Х /, вЂ,6 /Х /, /Х

На выходе шифратора 4 формируется код 00 для PB 1, РВ 2 и PB 3, код

01 — для PB 4 и PB 5, код 10 - для

РВ 6, разрешая проход через мульти40 плексор 7 соответственно чисел

1 1 1 — /Х,/, вЂ,, /Х,/, — /Х,/.

На выходе шифратора 5 формируется код 00 для PB 1, код 01 - для PB 2 и

PB 4, код 10 - для PB 3, PB 5 и PB 6, разрешая проход через мультиплексор

8 соответственно чисел — /X>/, — /Хэ/, 1 1

8 /Х /

С выходов вычитателя 9 и мульти.плексоров 7 и 8 соответствующие числа (в зависимости от режима вычисления) поступают на входы сумматора

10,где происходит суммирование,и сумма поступает на выход 12 устройства.

Узел 2 формирования режима вычисления организован на схемах сравне1228100 ния, и его органиэация не является предметом данного изобретения.

Формула изобретения

Устройство для вычисления функции

Составитель А. Ушаков

Техред Г.Гербер Корректор А. Ференц

Редактор Ю. Середа

Тираж б71 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2303/49

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проект а ектная 4

Y,, содержащее блок приоритета, входы которого являются входами аргументов устройства,вычитатель,вход уменьшаемого которого подключен к выходу."большего" аргумента блока приоритета, сумматор,выход которого является выходом значе!

5 ния функции устройства, первый и второй мультиплексоры, о т л и ч а ющ е е с я тем, что, с целью повышения точности вычислений за счет увеличения числа интервалов аппроксимае 20 ции функции, в него введены третий мультиплексор, узел формирования режима вычисления и три шифратора, выходы "большего","среднего" и "меньшего" аргументов блока приоритета подключены к одноименным входам узла формирования режима вычисления, выход которого подключен к информационным входам с первого по третий шифраторов, выходы которых подключены к адресным входам с первого по третий мультиплексоров соответственно, выходы которых подключены к входу вычитаемого вычитателя и к входам первого и второго операндов сумматора соответственно, выход вычитателя подключен к входу третьего операнда сумматора, выход "большего" аргумента блока приоритета подключен со сдвигом на два, три и четыре разряда в сторону младших разрядов к первому, второму и. третьему информационным входам первого мультиплексора соответственно, выходы "среднего" и

"меньшего" аргументов блока приоритета подключены со сдвигом на один, два и три разряда в сторону младших разрядов к первому, второму и третьему информационным входам второго и третьего мультиплексоров.