Устройство для формирования спектров с постоянным относительным разрешением по направлениям

Устройство для формирования спектров с постоянным относительным разрешением по направлениям

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Цель изобретения - расширение функциональных воз/ можностей. Устройство содержит такие узлы, как М-элементную линейную антенную решетку, АЦП, коммутаторы, блоки памяти, арифметический блок, синхронизаторы, блок вычисления модуля комплексного числа, представленные в изобретении своей схемной реализацией, формирователь спектральных полос и два блока управления. Изобретение может быть использовано для обработки сигналов, принимаемых линейными эквидистантными решётками, в частности для определения спектров широкополосных сигналов в перестраиваемых октавных пo Iocax по направлениям прихода сигналов. Устройство обеспечивает возможность получения спектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки . 4 ил. (Л ь го со СП

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (бц 4 G ОЬ F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, ;, Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/ » у, ь

/» tt

4а р

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbfTMA (21) 3745924/24-24 (22) 28.05.84 (46) 07.05.86 ° Бюл. ll 17 (71) Специальное конструкторско-технологическое бюро с опытным производ ством при Белорусском государственном университете им. В.И.Ленина (72) А.Н.Карташевич, А.В.Герасимов

Е,И.Левша и Н.П.Попков (53) 681.32 (088.8) (56) Авторское свидетельство СССР

Ф 1109760, кл. G 06 F t5/332, 1982 °

Авторское свидетельство СССР

У 11l9485, кл. G 06 F. 15/332, 1983. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

СПЕКТРОВ С ПОСТОЯННЫМ ОТНОСИТЕЛЬНЫМ

РАЗРЕШЕНИЕМ ПО НАПРАВЛЕНИЯМ (57) Изобретение относится к вычислительной технике. Цель изобретения - расширение функциональных воз„„SU„„1229775 А 1 можностей. Устройство содержит такие узлы, как М-элементную линейную антенную решетку, АЦП, коммутаторы, блоки памяти, арифметический блок, синхронизаторы, блок вычисления модуля комплексного числа, представленные в изобретении своей схемной реализацией, формирователь спектральных полос и два блока управления.

Изобретение может быть использовано для обработки сигналов, принимаемых линейными эквидистантными решЬтками, в частности для определения спектров широкополосных сигналов в перестраиваемых октавных полосах по направлениям прихода сигналов. Устройство обеспечивает воэможность получения спектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки. 4 ил.

1229775

Изобретение с тносится к вычисли— тельной технике и может быть испол зовано для обработки сигналов, принимаемых линейными эквидистантными решетками, в частности для определения спектров широкополоснььх сигналов в перестраиваемых октавных полосах по направлениям прихода сигналов.

Целью изобретения является расширение функциональных возможностей устройства за счет получения спектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки.

На фиг. 1 приведеча функциональная схема устройства; на фиг. 2 блок-схема первого блока управления; на фиг. 3 — блок †схе второго блока управления (преобразованием спектра); на фиг. 4 — блок †схе формирователя спектральных полос.

Устройство формирования спектров с постоянным относительным разрешением по направлениям (фиг. 1) содержит М-элементную линейную антенную решетку 1, многоканальный аналого-цифровой преобразователь (АЦП)

2, входной коммутатор 3, блок 4 оперативной памяти, арифметический блок

5, блок 6 постоянной памяти, синхронизатор 7„ адресный коммутатор 8, синхронизатор 9, блок 10 вычисления модуля комплексного числа, первый блок 11 управления, второй блок 12 управления преобразованием спектра, формирователь 13 спектральных полос.

Первый блок управления (фиг„ 2) содержит триггер 14, генератор 15 тактовых импульсов (ГТИ), счетчик 16 номера направлений, счетчик 17 спектральных составляющих, узел 18 постоянной памяти шага интерполяции„ накапливающий сумматор 19, узел 20 округления, Второй блок управления преобразованием спектра (фиг. 3) содержит матричный умножитель 21, регистр 22 хранения, узел 23 сравнения кодов, счетчик 24 спектральных полос, узел

25 сравнения кодов, элемент ИЛИ 26, счетчик 27 коэффициента нормализации, Формирователь выборки спектра (фиг. 4) содержит триггер 28,ГТИ 29, элемент ИЛИ 30, элемент И 31, элемент ИЛИ 32, регистр 33 хранения, регистр 34 хранения, узел 35 памяти, узел 36 памяти, узел 37 ключей,, сумматор-вычитатель 38, элемент И 39„ сумматор 40.

Устройство работает следующим образом, В исхОДнОм c ÎñòoßíèH ftB выхОдах блока 11, соединенных с управляющими входами адресного коммутатора 8, устанавливается потенциал "0", который разрешает прохождение на вход адресного коммутатора 8 адресов, формируемых вторым блоком 7, а также про10 хождение входной информации через входной коммутатор 3 на информацион-. ный вход блока 4 оперативной памяти.

По внешнему сигналу запуска, подающемуся через вход XI информация записывается в двоично-инверсном порядке в блок 4 оперативной памяти, причем -я строка соответствует выборкам входного сигнала с -го приемника антенной решетки 1, -й столбец соответствует,i -й выборке входного сигнала во всех М приемниках ан— тенной решетки 1. Таким образом в блоке 4 оперативной памяти заносится массив входных данных размерHOCT 6Þ М М

После окончания записи входной информации на первом выходе блока

/ устанавливается потенциал

При этом к входу блока 4 оперативной памяти через входной коммутатор 3 подключается выход арифметического блока 5, а к адресному входу блока 4 оперативной памяти через адресный коммутатор 8 — выход первого блока 9, который управляет выполнением двух35 мерного быстрого преобразования Фурье (БПФ) для формирования спектров сигналов по лучам диаграммы направленности. На выходе блока 9 формируются

49 импульсы синхронизации арифметического блока 5, на другом выходе — адреса операндов, выбираемых из блока 6 постоянной памяти, на третьем выходе блока 9 формируются адреса записи/

/считывания операндов блока 4 опера45 тивной памяти.

Вычисление спектров сигналов с помощью алгоритма БПФ заключается в выполнении элементарных операций вида /1 1Âì/, где Д и 8 операнды, иэ О влекаемые из блока 4 оперативной памяти; 4 — экспоненциальный множитель, извлекаемый из блока 6 постоянной памяти. Вычисленные значения (4 + 811) и (Д вЂ” P W) заносятся на место выбранных операндов Д и В . Для выполнения двухмерного БПФ необходимо сначала выполнить БПФ по всем строкам массива данных, записанных

3 1229 в блоке 4 оперативной памяти, а затем по столбцам. В результате выполнения двухмерного БПФ получают спектры сигналов по пространству волновых чисел. Однако большинство задач требует вычисления спектров сигналов по лучам диаграммы направленности антенной решетки. Для перехода от спектров сигналов по пространству волновых чисел к спектрам сигналов по направлениям осуществляется интерполяция пространственных частотных составляющих сигналов для дальнейшей распаковки. Для проведения интерполяции пространственных спектров после выполнения БПФ по строкам вычислени» БПФ по столбцам производят с увеличением массивом данных КМЬ, где L — число нулевых точек, добавляемых в каждый столбец между двумя соседними точками. Это эквивалентно увеличению антенной решетки на М (), — 1) приемников с нулевой информацией на них. БПФ по столбцам выполняется. после добавления нулевых точек. Отношение увеличенной разрядности столбца входных данных к исходной является коэффициентом интерполяции и определяет количество получаемых промежуточных точек при вычислении БПФ по столбцам.

Выполнение БПФ осуществляется в арифметическом блоке 5, работой которого управляет блок 9.

Блок 11 управления формирует адреса для операции распаковки, необходи-З мой для получений полного спектра по направлениям. Операция распаковки заключается в формировании из массива данных размерностью NML массива данных исходной размерности И Л . Для 40 этого в блоке 11 управления вырабатываются адреса согласно выражению

А =А К(.), где R (f ) — шаг интерполяции, зане- 45 сенный в постоянную память для каждой спектральной составляющей j

I адрес, по которому из блока 4 оперативной па- 50 мяти извлекается значение частотной составляющей ).

С выхода блока 4 оперативной памяти спектральные выборки подаются на 55 вход блська 10 для вычисления спектра

2 мощности согласно выражению (х + Ч ), где х и у соответственно действи775 4 тельная и мнимая части комплексной спектральной составляющей. С выхода блока 10 спектральные выборки подаются на вход формирователя 13 спектральных полос, работой которого управляет блок 12. Формирователь 13 спектральных полос формирует на выходе устройства спектр с постоянным относительным разрешением по направлениям. Параметры преобразования спектра: 1п — код начальной частоты но

P —; oC— отношение центральных частот двух соседних спектральных полос, подаются на вход устройства Х2, причемп „„на вход блока 11 управления, с и P— на вход блока 12, Преобразование полного спектра сигналов производится одновременно с операцией распаковки. Ч зависимости от параметров г, ы, р полный спектр но сигнала разбивается на Р спектральных полос. Внутри каждой спектральной полосы осуществляется накопление спектральных составляющих исходного спектра для каждого направления с последующей нормализацией результата накопления.

Значения спектральной составляющей, извлеченные из блока 4 оперативной памяти по адресам, формируемым

11, подаются на вход формирователя спектральных полое. Блок 11 управления формирует сигнал, по которому осуществляется режим накопления значений спектральных составляющих внутри спектральной полосы Р причем накопление осуществляется для каждого направления rn; — 1,..., М .

После обработки верхней частотной составляющей J -й спектральной полосы на выходе блока 12 управления вырабатывается сигнал, по которому формирователь спектральных полос осуществляет нормализацию результата накопления. Коэффициент нормализации, вычисленный в блоке 12 управления, подается с его выхода на вход фбрмирователя 13 спектральных полос.

По окончании нормализации по всем направлениям устройство переходит к формированию следующей спектральной полосы.

После формирования последней спектральной полосы на выходе блока !

2 управления формируется сигнал

"Конец обработки", который устанавливает устройство в исходное состояние.

1229775

Блок 11 управления (фиг. 2) работает следующим образом. В исходном состоянии триггер 14, счетчик 16 номера направления и счетчик 17 спектральнь|х составляющих обнулены. Запускающий сигнал подается с трегьего выхода блока 9 управления через вход ХЗ блока 11 управления на счетный вход триггера 14, который при этом переключается в единичное состояние ° Сигнал с выхода триггера 14 через выход У2 блока 11 управления подается на второй управляющий вход адресного коммутатора 8, который при этом подключает к адресному входу блока 4 оперативной памяти выход блока 11 управления, а также разрешает рабату ГТИ 15, формирующего на выходе 3 блока 11 управления импульсы записи, необходимые для работы формирователя, спектральных полос 13, Счетчик 16 номера направления по модулю M используя импульсы ГТИ 15, формирует код номера направления, поступающий на выход УЗ блока 11 управления. Выходные импульсы счетчиков 16 номера направлений переключают счетчик 17 спектральных составляющих, в который предварительно заносится код начальной частоты и но

Код с выхода счетчика спектральных составляющих подается на выход У4, а также на вход узла постоянной памяти шага интерполяции, и является адресом, по которому код шага интерполяции для данной -f с выхода узла 18 постоянной памяти шага интерполяции подается на вход накапливающего сумматора 19. Тактируется накапливающий сумматор 19 импульсами ГТИ 15, а обнуляется сигналом с выхода счетчика

16 номера направления при переходе к обработке следующей спектральной составляющей. Результат накопления на каждом шаге округляется узлом 20 скругления и служит адресом строки при выполнении операции распаковки.

По окончании обработки всех спектральных составляющих получаются полные спектры сигналов по направлениям диаграммы направленности антенной решетки 1. По входу Х4 блок 11 управления устанавливается в исходное состояние.

Блок 12 управления преобразованием спектра (фиг. 3) работает следующим образом. В исходном состоянии счетчик 24 числа спектральных полос

35 и счетчик 27 коэффициента .нормализации обнулены. В регистр 22 хранения записи код спектральной составляющей подается по входу Х5 с блока 11 управления, умноженный Hà с, код которого подается по входу Х2. Умноже— ние производится матричным умножителем 21, При совпадении кода, записанного в регистр 22 хранения, с кодом текущей спектральной составляющей схема сравнения кодов формирует сигнал, по которому переключается узел 24 спектральных полос, а в регистр 22 хранения, заносится произведение кода следующей спектральной составляющей ° Кроме того, обнуляется счетчик коэффициента нормализации, который подсчитывает число спектральных составляющих в спектральной полосе. Тактовые импульсы счетчика 27 коэффициента нормализации подаются по входу Х5 с выхода

У4 блока 11 управления. Код коэффициента нормализации и сигнал с выхода узла сравнения кодов, необходимые для управления нормализацией, по выходу У7 подаются на формирователь

13 спектральных полос. При совпадении кода, подающего по входу X2 и кода состояния счетчика 24 числа спектральных полос узел 25 сравнения кодов формирует сигнал на выходе Уб, по которому блок 12 управления преобразованием спектра устанавливается в исходное состояние.

Формирователь 13 спектральных полос (фиг, 4) работает следующим образом. В исходном состоянии на выходе триггера 28 — потенциал "1". При этом формирователь 13 спектральных полос работает в режиме накопления.

Лначен|ле спектральных составляющих через вход Х8 с выхода блока 10 подается на вход сумматора 40, выход которого соединен с входом заема сумматора-вычитателя 38. Сумматор 40 и сумматор-вычитатель разделены элементом Л 39, Для того, чтобы осуществит:ь режим накопления по каждому направлению, используется первый 35 и второй 36 узлы памяти, которые имеют 11 ячеек (М вЂ” число направлений).

Результат накопления пе каждому направлению заносится в свою ячейку памяти, На адресный вход первого

35 и второго 36 узлов памяти подается код номера направления с выхода

УЗ блока 11 управления по входу Х7

1229775

35 разрешением.

50 формирователя 13 спектральных выборок.

Режим накопления осуществляется следующим образом. Содержимое ячейки первого 35 и второго 36 узлов памяти переписывается сначала в регистры 33 и 34 хранения, затем суммируется с очередным значением спектральной составляющей и записывается в ту же ячейку первого 35 и второго

36 узлов памяти, причем в узел 35 памяти записываются старшие разряды, а в узел 36 памяти — младшие разряды результатов вычислений. Сигналы записи в регистры 33 и 34 хранения, в узлы 35 и 36 памяти формируются к выходу УЗ блока 11 управления и подаются на вход Х7 формирователя 13 спектральных полос. После того, как накопление завершится для всех спектральных составляющих в полосе P. результат нормализуется. Для этого результат накопления делится на коэффициент нормализации, код которого р5 по входу Х6 подается на вход узла 37 ключей с выхода У7 блока 12 управления преобразованием спектра. Узел 37 ключей при низком уровне управляющего сигнала формирует на выходе потенциал "0", а при высоком уровне управляющего сигнала передает на выход информацию, поступающую на информационный вход узла 37 ключей. Сигнал с выхода У7 блока 12 управления преобразованием спектра подается через вход Х6 формирователя 13 спектральных полос на вход триггера 28, который при этом переключается в нулевое состояние. Сигнал с инверсного выхода переключает сумматор-вычитатель

38 в режим вычитания, блокирует выход переноса с сумматора 40, а с прямого выхода открывает узел 37 ключей и разрешает работу ГТИ 29 ° Для осуществления режима деления применен алгоритм деления с двойной длиной делимого. Делимое — результат накоп ления — хранится в регистрах 33 и

34, делитель — коэффициент нормализации через узел 37 ключей подается на вход сумматора-вычита еля 38.

Тактируется работа в режиме деления импульсами ГТИ 29. По тактовому импульсу делитель вычитается иэ делимого, если результат положителен, ос- 5 таток записывается в регистр 33 хранения, в младший разряд регистра 34 хранения записывается потенциал а затем содержимое регистров 33 и

34 хранения сдвигается влево на один разряд. Если результат вычитания отрицателен, запись в регистр 33 хранения не производится, в младший разряд регистра 34 хранения записывается потенциал "0" и содержимое регистров 33 и 34 хранения сдвигается влево на один разряд. После завершения последнего такта деления в регистре

34 хранения записывается результат нормализации, который выдается на выход У1 устройства формирования спектров с постоянным относительным разрешением по направлениям. Режим работы узлов 35 и 36 памяти в режиме деления организован следующим образом. Результат вычитания делителя для делимого записывается в узлы 35 и 36 памяти, а затем с выходов узлов

35 и 36 памяти переписывается в регистры 33 и 34 хранения, после чего в них осуществляется сдвиг информации. Импульсы с выхода ГТИ 29 триггера 28 переключается в нулевое состояние. Затем по следующему направлению подается значение последней спектральной составляющей в полосе

Р, осуществляется последний такт

J накопления и триггер 28 переключается в единичное состояние сигналов с выхода У7 блока !2 управления преобразованием спектра. После чего для данного направления осуществляется режим нормализации. Таким образом, получаются значения спектра сигнала по всем направлениям в спектральных полосах с постоянным относительным

Формула изобретения

Устройство для формирования спектров с постоянным относительным разрешением по направлениям, содержащее аналого-цифровой преобразователь, выход которого подключен к первому информационному входу первого коммутатора, выход которого подключен к информационному входу блока памяти, выход которого подключен к входу операндов арифметического блока, выход которого подключен к второму инфор мационному входу первого коммутатора, управляющий вход которого соединен с входом запуска первого синхронизатора, первым информационным входом второго коммутатора и подключен к

1О генератора тактовых импульсов., первый выход которого поцключен к тактоузла постоянной памяти, выход которого подключен к информационному вхопервому выходу второго синхронизатора, Второй выход которого подключен к входу первого разряда кода адреса второго коммутатора, выход которого подключен к адресному входу блока памяти, вьгход которого подключен к входу блока вычисления модуля комплексного числа, первый, второй и третий выходы первого синхронизатора подключены соответственно к входу синхронизации арифметического блока, второму информационному входу второго коммутатора и адресному входу блока постоянной памяти, выход которого подключен к входу коэффициента арифметического блока, третий выход второго синхронизатора подклкчен к тактовому входу аналого-цифрового преобразователя, информационный вход которого является информационным входом устройства, входом запуска которого является вход запуска второго синхронизатора, первый бпок управления, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет получения спектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки, в устройство введены второй блок управления и формирователь спек тральных полос, причем первый блок управления содержит генератор тактовых импульсов, первый и втОрой счетчики, узел постоянной памяти, накапливающий сумматор, узел округления и триггер, выход которого подключен к входу второго разряда коца адреса второго коммутатора и входу запуска вому входу накапливающего сумматора и счетному входу первого счетчика, выход переполнения которого подключен к входу обнуления накапливающего сумматора и счетному входу второго счетчика, информационный выход которого подключен к адресному входу ду накапливающего сумматора, выход которого подключен к входу узла округления, при этом второй блок управления содержит регистр, первьй и второй счетчики, первый и второй узлы сравнения, элемент ИЛИ и умножитель, выход которого подключен к информационному входу регистра, ин5 !

О

3)3

3.t

55 формациОнньгй ВыхОд котОрокО подключен к первому входу первог ) узла сравнения, выход которого подключен к первому входу элемента ИЛИ, входу обнуления первого счетчика и счетному входу второго счетчика, информационный. выхоц которого подключен к первому входу второго узла сравнения, выход которого подключен к входу обнуления регистра, входу обнуления второго счетчика и второму входу элемента ИЛИ, выход которого подключен к установочному входу регистра, причем формирователь спектральньгх полос содержит первый и второй узлы памяти, узел ключей, сумматор-вычитатель, первый и второй регистры сдвига, первый и второй элементы ИЛИ, первый и второй элементы И, генератор тактовых импульсов и сумматор, выход которого подключен к информационному входу первого узла памяти, информационный вход которого подключен к информационному входу первого регистра сдвига, информационный выход которого является информационным выходом устройства и подключен к первому входу сумматора, выход переноса которого подключен к первому входу первого элемента И, выход которого подключен к входу заема сумматоравычитателя, выход которого подключен к информационному входу второго узла памяти„ выход которого подключен к информационному входу второго регистра сдвига, информационный выход которого подключен к первому входу сумматора-вычитателя, выход переноса которого подключен к входу младшего разряда первого регистра сдвига и первому входу второго элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к входу управления сдвигом второго регистра сдвига, вход младшего разряда которого подключен к выходу старшего разряда первого регистра сдвига, вход синхронизации которого соединен с входом синхронизации второго регистра сдвига и подключен к первому выходу генератора тактовых импульсов, второй, третий и четвертый выходы которого подключены соответственно к второму входу второго элемента И, первому установочному входу триггера и первому входу второго элемента ИЛИ, выход которого подключен к управляющим входам первого и второ1229

ro узлов памяти, прямой выход триггера подключен к входу запуска генератора тактовых импульсов и управляющему входу узла ключей, выход которого подключен к второму входу

5 сумматора-вычитателя, управляющий вход которого соединен с вторым входом первого элемента И и подключен к инверсному выходу триггера, при этом информационный выход первого счетчика, второй и третий выходы генератора тактовых импульсов первого блока управления подключены соответственно — к адресным входам первого и второго узлов памяти, второму установочному входу триггера и второму входу второго элемента ИЛИ, второму входу первого элемента ИЛИ и входу управления сдвига первого регистра сдвига формирователя спектральных

20 полос, четвертый выход первого синхронизатора подключен к тактовому входу триггера первого блока управления, входы обнуления триггера первого и второго счетчиков которого

25 соединены и подключены к выходу второго узла сравнения второго блока управления, второй вход первого узла

775 12 сравнения и второй вход умножителя которого соединены и подключены к выходу узла округления первого блока управления, информационный выход счетчика которого подключен к третьему информационному входу второго коммутатора, счетный вход первого счетчика второго блока управления подключен к выходу переполнения первого счетчика первого блока управления, установочный вход второго счетчика которого является входом задания кода начальной частоты устройства, входами задания кода отношения частот и кода числа спектральных полос являются соответственно второй вход второго узла сравнения и второй вход умножения второго блока управления,1выход первого узла сравнения и информационный выход первого счетчика которого подключены соответственно к тактовому входу триггера и информационному входу узла ключей формирователя спектральных полос, второй вход сумматора которого подключен к выходу блока вычис— ления модуля комплексного чис ла, I

Puz. f

Составитель А.Баранов

Редактор Л.Гратилло Техред Г.Гербер Корректор А,Обручар

Заказ 2451/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

133035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4