Оперативное запоминающее устройство с самоконтролем

Оперативное запоминающее устройство с самоконтролем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении БИС ОЗУ и ЗУ на их основе с встроенными средствами проверки работоспособности . Целью изобретения является упрощение устройства. Устройство содержит блоки оперативной и постоянной памяти,генератор, блок сброса, первый и второй триггеры, сумматор по модулю два, счетчик, блок сравнения и элемент индикации. В устройстве обеспечивается режим встроенного контроля блока оперативной памяти на тесте Мают, причем упрощение достигается за счет использования счетчика в режиме счета при тестировании и в режиме регистра при внешних обращениях к устройству. Зталонные данные в режиме контроля формируются блоком постоянной памяти. 1 ил. (Л N9 Ю СО 00 ю dd

СОЮЗ СОВЕТСКИХ социАлистичесних

РЕСПУБЛИК

„.ЯО„„1229826 А1 (5В 4 С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВАРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

fl0 делАм изОБРетений и ОТКРытиЙ (21) 3783164/24-24 (22) 21. 08. 84 (46) 07. 05. 86. Бюл. У 17 (71) Всесоюзный ордена Трудового

Красного Знамени научно-исследовательский, проектно-конструкторский

\ и технологический институт релестроения (72) А.В. Гринштейн (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

В 1040526, кл. С 11 С 29/DO, 1982.

Электронная техника. Микроэлектроника, сер. 3, вып. 1, (f03),,1983, с. 104-108, рис. 1., (54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ (5?) Изобретение относится к вычислительной технике, в частности к запоминакнцим устройствам, и может быть использовано при построении БИС ОЗУ и ЗУ на их основе с встроенными средствами проверки работоспособности. Целью изобретения является упрощение устройства. Устройство содержит блоки оперативной и постоянной памяти, генератор, блок сброса, первый и второй триггеры, сумматор по модулю два, счетчик, блок сравнения и элемент индикации. В устройстве обеспечивается режим встроенного контроля блока оперативной памяти на

Н 11 тесте Марш, причем упрощение дости-. гается за счет использования счетчика в режиме счета при тестировании и в режиме регистра при внешних обращениях к устройству. Эталонные данные в режиме контроля формируются блоком постоянной памяти. 1 ил.

1 229826

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении БИС ОЗУ и ЗУ на их основе со встроенными средствами проверки работоспособности.

Целью изобретения является упрощение устройства.

На чертеже представлена схема оперативного запоминающего устройства с самоконтролем.

Устройство содержит блок 1 оперативной памяти, информационные выходы 2, блок 3 сравнения, сумматор 4 по модулю два, блок 5 постоянной памяти, счетчик 6, второй триггер 7, управляющие входы 8 и 9, адресные входы 10, информационные входы 11, генератор 12, вход 13 режима, первый триггер 14, блок 15 сброса и элемент 16 индикации.

Блок 15 сброса (например, RC-цепь) обеспечивает сйгналы начальной установки при включении питания.

Устройство работает следующим образом.

При подаче питания импульс с блока 15 сброса устанавливает счетчик 6 в ноль и триггер 14 в единицу. Пос:леднее вызывает сброс триггера 7 и формирование индикации "Исправно".

Дальнейшая работа определяется сигналом на входе 13 режима "Контроль/работа". В режиме "Работа" логическая

"1" на входе 13 режима блокирует генератор 12 и определяет работу счетчика 6 в режиме асинхронной установки по входам данных. Таким образом, сигналы РВ, ЧТ/ЗП (чертеж), адреса и данные поступают с входов счетчика 6 на соответствующие его выходы, что обеспечивает работу блока 1 оперативной памяти в обычном режиме.

Поскольку на входы сумматора 4 по модулю два поступают сигналы PB u логический "0", то его выход повторяет сигнал РВ. Так как генератор 12 заблокирован, то состояние триггера

7 и индикации остается неизменным.

В режиме "Контроль" логический "0" на входе 13 режима разрешает работу генератора и определяет работу счетчика 6 в режиме непрерывного пересчета (генератор 12 работает в автоколебательном режиме). При этом состояние счетчика 6 изменяется независимо с т сигналов на его входах данных. Поскольку стимуляция адресных входов блока 1 памяти осуществляется разрядами счетчика 6, начиная с третьего, то длительность обращения к каждому адресу составляет 8 тактов синхросигнала генератора 12 (состояние счетчика изменяется по переднему фронту синхроимпульса). В течение первых четырех тактов осуществляется операция "Чтение", в течение вторых — "Запись". Внутрь каждой четырехтактной операции вложен двухтактный сигнал РВ (обеспечивается сумГ матором 4 по модулю два), который

15 принимает активный уровень при неизменных остальных сигналах, поданных на блок 1 оперативной памяти (тем самым достигается корректная временная диаграмма). Проход адрес20 ного пространства осуществляется при неизменных входных данных, после чего они изменяются и начинается новый проход и т.д.

Подобная последовательность операций характерна для теста "Марш" при полном переборе входных данных.

Поскольку при подаче питания ячейки блока 1 оперативной памяти ориенти- руются произвольно, то за время перщ вого выполнения теста контроль выходньп(реакций не производится (триггер 14 сохраняет единичное состояние, удерживая активный уровень сигнала на входе сброса триггера 7).

35 Завершение цикла тестирования Вызывает возврат всех разрядов счетчика . 6 в нулевое состояние. При этом задний фронт на выходе его (п+ш+2)-го разряда переводит триггер 14 в нуле4О вое состояние, разрешая работу триггера 7 по синхровходу. Таким образом, при втором и последующих выполнениях теста триггера 7 по заднему фронту каждого синхроимпульса генератор 12

4 (подача стимулирующего воздействия и контроль выходной реакции разнесены во времени) осуществляет регистрацию сигнала с выхода блока 3 сравнения.

Сигнал сравнения равен нулю при совпадении данных на первых входах блока 3 сравнения (реакция блока 1 оперативной памяти) с данными на вторых его входах (эталонная реакция) и равен единице при их несовпадении.

Эталонная реакция формируется блоком 5 постоянной памяти на основе сигналов РВ, ЧТ/ЗП и D,,...,D, поданных на блок 1 оперативной памяти. з

1229826

При исправном блоке 1 оперативной памяти на вход данных триггера 7 все время поступают логические "O" и его

:состояние, а следовательно, и инди-. кация "Исправен не изменяются, При обнаружении хотя бы одного расхождения триггер 7 гереходит в единичное состояние. При этом Формируется индикация "Неисправен" и блокируется генератор 12 т.е. происходит останов теста по тому адресу блока оперативной памяти, где обнаружена неисправность.

Формула изобретения

Оперативное запоминающее устройство с самоконтролем, содержащее блок оперативной памяти, выходы которого соединены с входами первой группы блока сравнения и являются информационными выходами устройства, генератор, первый вход которого подключен к входу режима устройства, а выход соединен с синхровходом счетчика, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены блок сброса, сумматор по модулю два, блок постоянной памяти, первый и второй триггеры и элемент индикации, лричем первый и . третий информационные входы счетчика являются управляющими входами устройства, второй вход подключен к шине нулевого потенциала, информационные входы первой и второй групп являются соответственно адресными и информационными входами устройства, вход установки соединен с первым входом генератора, а вход сброса— с выходом блока сброса и S-входом первого триггера, первый и второй

10 выходы счетчика подключены к входам сумматора по модулю два, выход которого подключен к входам выборки кристалла блоков оперативной и постоянной памяти, третий выход счетчика

1 соединен с входом управления блоков оперативной и постоянной памяти, выходы первой группы счетчика подключены к адресным входам блока оперативной памяти, а выходы второй

20 группы - к информационным входам блоков оперативной и постоянной памяти, входы второй группы блока сравнения соединены с выходами блока постоянной памяти, а выход подключен

25 к D-входу второго триггера,синхровход которого соединен с выходом генератора, выход подключен к входу элемента индикации и к второму входу генератора, а R-вход соединен с выходом первого триггера, D-вход которого подключен к шине нулевого потенциала, а синхровход соединен с выходом старшего разряда счетчика.