Преобразователь унитарного кода в сдвиг фазы импульсного сигнала

Преобразователь унитарного кода в сдвиг фазы импульсного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, может быть использовано в автоматике и в системах числового программного управления и позволяет повысить достоверность преобразования информации. Устройство содержит генератор импульсов, блок сумммирования-вычитания, состоящий из двух регистров сдвига, двух элементов ИПИ-НЕ, элемента НЕ, двух элементов И и элемента ШШ, делители частоты, блок индикации, блок сравнения кодов, элемент НЕ, формирователь импульсов, одновибратор, элемент 2И-ИПИ, триггер , светодиод и резистор. 1 з.п. ф-лы, 2 ил. i |с/ д (С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) сю 4 H 03 М 5/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

",» фр.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /, Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3775638/24-24 (22) 27.07.84 (46) 07.05.86. Бюл. У 17 (71) Харьковский ордена Ленина политехнический институт им. В.И. Ленина (72) О.Г. Простаков, А.О. Простакова и Ю.А. Раисов (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 506123, кл. Н 03 К 13/05, 1974.

Киселев В.И. Фазовые системы числового программного управления станками. М.: Машиностроение, 1976, с. 250-255. (54) ПРЕОБРАЗОВАТЕЛЬ УНИТАРНОГО КОДА

В СДВИГ ФАЗЫ ИИПУЛЬСНОГО СИГНАЛА (57) Изобретение относится к вычислительной технике, может быть использовано в автоматике и в системах числового программного управления и позволяет повысить достоверность преобразования информации. Устройство содержит генератор импульсов, блок сумммирования-вычитания, состоящий из двух регистров сдвига, двух элементов

ИПИ-НЕ, элемента НЕ, двух элементов И и элемента ИЛИ, делители частоты, блок индикации, блок сравнения кодов, элемент НЕ, формирователь импульсов, одновибратор, элемент 2И-ИЛИ, триг- Э гер, светодиод и резистор. 1 s.n. ф-лы, 2 ил., 1229962

Изобретение относится к вычислительной технике и может быть использовано в автоматике и в системах числового программного управления станками.

Цель изобретения — повышение достоверности преобразования информации.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 — блок суммирования-вычитания °

Устройство содержит генератор 1 импульсов, блок 2 суммирования-вычитания, делители 3 и 4 частоты, реверсивный счетчик 5, блок 6 индикации, блок .7 сравнения кодов, элемент НЕ 8, формирователь 9 импульсов, одновибратор 10 с перезапуском, элемент 2И-ИЛИ 11, триггер 12, светодиод 13, резистор 14, входы реверсивного счетчика 5 и входы блока 2 суммирования-вычитания подключены к входам 15 и 16 устройства, выходы генератора 1 подключены к соответствующим шинам 17 и 18, входы сброса реверсивного счетчика 5 блока 2 суммирования-вычитания, делителей 3 и 4 частоты, триггера 12 и вход начального запуска,одновибратора 10 подключены к входу 19 начальной установки устройства, выходы делителей

3 и 4 подключены к выходам 20 и 21 устройства, резистор 14 подключен к шине 22 питания, выход элемента

2И-ИЛИ 11 подключен к выходу 23 сбоя устройства.

Блок 2 суммирования-вычитания содержит регистры 24 и 25 сдвига, элементы ИЛИ-НЕ 26 и 27, элемент НЕ 28, элементы И 29 и 30, элемент ИЛИ 31.

Устройство работает следующим образом.

Перед началом рабочего цикла на вход 19.начальной установки подается импульс, с помощью которого производится установка в начальное состояние блока 2, сброс реверсивного счетчика 5, делителей 3 и 4, триггера 12 и запуск одновибратора t0. Генератор

1 вырабатывает две последовательности импульсов тактовой частоты f

Последовательность импульсов на выходе 17 сдвинута по отношению к послео довательности на выходе 18 на 180

В блоке 2 производится суммирование импульсов унитарного кода, поступающих на вход 15, с импульсами тактовой частоты и вычитание импульсов

35 унитарного кода, поступающих на вход 16. Импульсы с выхода блока 2 и импульсы тактовой частоты с выходa

18 генератора 1 поступают на вход делителей 4 и 5 частоты с коэффициентом деления К. На выходе 21 формируется опорный сигнал с частотой

Р =f. /К. Сигнал на выходе 20 с приоп i ходом каждого импульса унитарного кода сдвигается по фазе на величину 360 /К по отношению к опорному.

Таким образом, достигается преобразование унитарного кода в сдвиг фазы рабочего сигнала на выходе 20 по отношению к опорному сигналу на выходе 21.

Обнаружение нарушений в функционировании преобразователя осуществляется путем сравнения кодов чисел, содержащихся в реверсивном счетчике 5 и в делителе 3 в момент переполнения делителя 4. При нормальном функционировании блоков преобразователя эти числа равны. В случае отличия кодов в устройстве фиксируется сбой в работе преобразователя следующим образом.

В момент переполнения делителя 4 ! формирователь 9 вырабатывает короткий импульс, поступающий на второй вход элемента 2И-ИЛИ 11. При равенстве в этот момент кодов чисел, поступающих на входы блока 7 сравнения кодов, на его выходе присутствует сигнал логического нуля, соответственно на первом входе элемента

2И-KIN 11 присутствует сигнал логической единицы. B результате импульс формирователя 9 проходит через элемент 2И-ИЛИ 11 .на выход 23 сбоя устройства, инициируя сбой в работе устройства. Триггер 12 при этом установится в единичное состояние и загорится светодиод 13, сигнализируя о сбое в работе преобразователя. Резистор 14 ограничивает ток через светодиод 13.

Нарушение в работе преобразователя, заключающееся в отсутствии опорного сигнала на выходе 21, фиксируется следующим образом. При наличии опорного сигнала формирователь 9 формирует последовательность импульсов, которые запускают одновибратор 10, выполненный с перезапуском. Длительность импульса одновибратора 10 выбирается большей периода опорного сигнала. Таким образом, на .выходе однога, записывает в него код 1011. На управляющем входе при этом появляется сигнал логического нуля, переводящий регистр 24 сдвига в режим сдвига.

Первый же тактовый импульс, пришед- ший на вход, производит сдвиг кода на один разряд, после чего в регистре

24 сдвига появляется код 0101. При этом через элемент И 29 и элемент

ИЛИ 31 на выход блока 2 суммирования- вычитания проходит очередной импульс с выхода 17, прибавляясь к импульсам тактовой частоты, поступающим с выхода 48. Второй тактовый импульс устанавливает в регистре 24 сдвига код 0010, после чего на втором входе элемента И 29 возникает уровень логического нуля, а сигнал логического нуля четвертого разряда регистра 24 сдвига переводит его в режим параллельной записи, т.е. в исходное состояние.

Таким образом, с приходом по входу 15 каждого импульса унитарного кода осуществляется прибавление одного .импульса к импульсам тактовой частоты.

C приходом импульса по входу 16 на вход регистра 25 сдвига в него также вводится код 1011, при котором регистр 25 сдвига переходит в режим сдвига. ПервьйЪ импульс, поступающий с выхода 17 генератора 1, путем сдвига изменяет код в регистре 25 на 0101, при этом на втором входе элемента И 30 возникает сигнал логического нуля, блокирующий прохождение через него очередного импульса тактовой частоты. Второй импульс, поступающий с выхода 17 генератора 1, изменяет код на 0010, после чего на втором входе элемента И 30 возникает сигнал логической единицы, а регистр 25 сдвига переводится в режим параллельной записи, т.е. в исходное состояние.

Таким образом, с приходом каждого импульса унитарного кода по входу

16 происходит вычитание одного импульса из импульсов тактовой частоты.

1. Преобразователь унитарного кода в сдвиг фазы импульсного сигна-. ла, содержащий блок суммирования-вычитания, первый и второй входы которого являются входами устройства,два делителя частоты, выходы которых явля- з 1229962 4.. вибратора 10 при нормальной работе преобразователя непрерывно присутствует сигнал логического нуля, блокирующий прохождение импульсов тактовой частоты на выход элемента 5

2И-ИЛИ 11. При пропадании опорного сигнала импульсы на вход одновибратора 10 не поступают и на его выходе возникает сигнал логической единицы.

В результате импульсы тактовой частоты поступают через элемент

2И-ИЛИ 11 на выходе 23 сбдя устройства и переводят триггер 12 в единичное состояние. Светодиод 13 загорается, сигнализируя о сбое в ра- 15 боте преобразователя.

С помощью блока 6 индикации, в котором производится индикация числа, содержащегося в реверсивном счетчике 5, осуществляется визуаль- 20 ный контроль состояния преобразователя в статическом режиме при отсутствии импульсов унитарного кода, так как инициируемое число характеризует сдвиг фазы между сигналами 2 на выходах 20 и 21 преобразователя.

Блок 2 суммирования-вычитания работает следующим образом.

Перед началом рабочего цикла по шине 19 через элементы ИЛИ-НЕ 26 и 30

27 на регистры 24 и 25 сдвига подается сигнал начальной установки, длительность которого составляет пять периодов тактовой частоты. Этот сигнал проходит на управляющие входы .регистров 24 и 25 сдвига и переводит их в режим сдвига. За время действия сигнала начальной установки на первые тактируемые входы регистров 24 и 25 сдвига проходит, как ми- 40 нимум, по четыре импульса, которые осуществляют последовательный ввод

II 11 нулеи в регистры по информационным входам, соединенным с нулевой шиной.

При этом все разряды регистров 24 и 4

25 сдвига устанавливаются в нулевое состояние. После окончания действия сигнала начальной установки на управляющих входах регистров 24 и 25 сдвига устанавливаются сигналы логи- M ческой единицы, переводящие их в режим параллельной. записи. Формула и з о б р е т е н и я

Импульсы тактовой частоты с выхода 18 генератора 1 поступают через элемент И 30 и элемент ИЛИ 31 на выход блока 2 суммирования-вычитания.

Импульс унитарного кода, пришедший с входа 15 на вход регистра 24 сдви5 12299 ются выходами устройства, генератор импульсов, первый и второй выходы которого соединены соответственно с третьим и четвертым входами блокасуммирования-вычитания, выход которого соединен с входом первого делителя частоты, второй выход генератора соединен с входом второго делите. ля частоты, о т л и ч а ю щ и .й с я тем, что, с целью повышения досто- щ верности преобразования информации, в него введены блок индикации, блок сравнения кодов, элемент НЕ, формирователь импульсов, одновибратор элемент 2И-ИЛИ, триггер, светодиод, резистор и реверсивный счетчик, счетные входы которого соединены с соответствующими входами устройства, а информационные выходы — с входами блока индикации и первыми входами 2О блока сравнения кодов, вторые входы которого соединены с информационными. выходами первого делителя частоты, а выход через элемент НЕ подключен к первому. входу элемента 2И-ИЛИ, вто- 25 рой вход которого подключен к выходу формирователя импульсов, вход которого подключен к выходу второго делителя частоты, третий вход элемента

2И-ИЛИ подключен к выходу одновибра- ЗО тора, вход которого соединен с выходом формирователя импульсов, четвертый вход элемента 2И-ИЛИ подключен к второму выходу генератора, выход подключен к выходу сбоя устройст-35 ва и установочному входу триггера, инверсный выход которого через последовательно соединенные светодиод и резистор подключен к шине источника питания, входы сброса реверсивного 4 счетчика, делителей частоты, блока

62 d суммирования-вычитания, триггера и вход начального запуска одновибратора соединены с входом начальной ус тановки устройства.

2. Преобразователь по п. 1, о т— л и ч а ю шийся тем, что.блок суммирования-вычитания выполнен из двух регистров сдвига, двух элементов ИЛИ-НЕ, двух элементов И, элемента НЕ и элемента ИЛИ, выход которого соединен с выходом блока суммирования-вычитания, а входы подключены соответственно к выходам первого и второго элементов И, первый вход первого элемента И и первый тактирующий вход второго регистра сдвига подключены к третьему входу блока суммирования-вычитания, первый вход второго элемента И и первый тактирующий вход первого регистра сдвига подключены к четвертому входу блока суммирования-вычитания, выход второго разряда первого регистра сдвига подключен к второму входу первого элемента И, выход второго разряда второго регистра сдвига подключен через элемент НЕ к второму входу второго элемента И, выходы четвертых разрядов первого и второго регистров сдвига подключены к первым входам первого и второго элементов ИЛИ-НЕ соответсгвенно, вторые входы которых подключены к входу сброса блока суммирования-вычитания, выходы первого и второго элементов ИЛИ-НЕ подключены куправляющим входам соответственно первого и второго регистров сдвига, входы последовательной записи и вторые разряды параллельной записи первого и .второго регистров сдвига объединены и подключены к общей шине.

1229962

Составитель О. Неплохов

Техред Л.Олейник Корректор М. Шарошн

Редактор А. Шандор

Заказ 2460/59 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4