Устройство для определения достоверности передачи бинарной информации

Устройство для определения достоверности передачи бинарной информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и м.б. использовано для оценки качества передачи дискретной информации в системах связи. Изобретение сокращает время определения достоверности. Устр-во содержит входной блок 1, блок 2 сравнения.

С9ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИН

А1 (19) (12) (S2) 4 Н 04 В 3/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

"j!

J 4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

М А BTOPCXOMY С8ИДЕТЕЛЬСТВУ (21) 3743656/24-09 (22) 25.05.84 (46) 07.05.86. Бюл. Ф 17 (72) Вд).Беляев, В.В.Крохин и В.П.Шишмарев (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР

В 422111, кл. Н 04 В 3/46, 1972.

Авторское свидетельство СССР

9 997788337700, кл. Н 04 В 3/46, 1981. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ДОСТОВЕРНОСТИ ПЕРЕДАЧИ БИНАРНОЙ ИНФОРМАЦИИ (57) Изобретение относится.к измерительной технике и м.б. использовано для оценки качества передачи дискретной информации в системах связи.

Изобретение сокращает время определе" ния достоверности. Устр-во содержит входной блок 1, блок 2 сравнения, 1229970 дешифратор 3 кодовых ком бинаций ре- ра 3 опрокидывает триггер 13 в состояние

У

СИ 9 гистр 4 сдвига, блок 5 полусумматоров, отсутствия фазировки по циклу. 9, электронныи ключ, ло

6 блок 7 синхро- 10 проверяют наличие фазировки. Еснизации, формирователь 8 импульсов, ли фазировка не нарушилась, триггер три счетчика 9 — 11 импульсов (СИ), 13 опрокидывается и осуществляется два триггера, и дв

12 13 два эл-та ИЛИ процесс измерения достоверности. По14, 15. Цель достигается введением элементное фазирование принимаемых эл-та ИЛИ 15, СИ 10, 11 и триггера и вырабатываемых символов осуществля13. Эл-т ИЛИ 14 открыт при приходе . ет блок 7 синхронизации. ороткие отрезка испытательно ательного текста и при импульсы, необходимые для работы бло наличии фазировки по циклу. При при- ка 2 сравнения, образуются с ходе следующего отрез езка испытатель- помощью формирователя импульсов ного текста импульс с выхода дешифрато- 8. 1 ил.

Изобретение относится к измерительной технике и может быть использовано для оценки качества передачи дискретной информации в системах связи, 5

Цель изобретения — сокращение времени определения достоверности.

На чертеже представлена структурная электрическая схема устройства для определения достоверности передачи бинарной информации.

Устройство содержит входной блок 1, блок 2 сравнения, дешифратор 3 кодовых комбинаций, регистр 4 сдвига, блок 5 полусумматоров, электронный ключ .6, блок 7 синхронизации, фор мирователь 8 импульсов, первый 9, второй 10 и третий 11 счетчики импульсов, первый 12 и второй 13 триггеры и первый 14 и второй 15 элемен- 20 ты ИЛИ.

Устройство работает следующим образом.

В исходном состоянии первый триг25 гер 12 находится в таком положении,,при котором электронный ключ 6 коммутирует вход регистра 4 сдвига с выходом входного блока 1, а третий счетчик 11 импульсов находится в ре30 жиме счета импульсов, поступающих с выхода формирователя 8 импульсов.

Второй триггер 13 находится в таком состоянии, при котором первый элемент

ИЛИ 14 закрыт, а счетчики 9 и 10 импульсов находятся в режиме счета. З5

При записи N символов испытательного текста в регистр 4 сдвига, где N— длина регистра 4 сдвига, на выходе третьего счетчика 11 импульсов, имеющего коэффициент пересчета, равный

N, формируется импульс, который опрокидывает триггер 12. При этом триггер 12 коммутирует электронный ключ

6 таким образом, что регистр 4 сдвига оказывается подключенным на выход блока 5. Одновременно счетчик 11 импульсов блокируется. В таком положении электронный ключ 6, блок 5 и регистр 4 сдвига, представляющие собой датчик испытательного текста, вырабатывают испытательный текст, синфазный по циклу с принимаемым. В случае записи в регистр 4 сдвига одного или нескольких ошибочно принятых символов местный испытательный текст не будет синфазен с принимаемым.

Для обнаружения синфазности или расфазировки по циклу используются счетчик 9 импульсов с коэффициентом пересчета L счетчик 1.0 импульсов с коэффициентом пересчета M>L и триггер 13. Счетчик 9 импульсов осуществляет счет импульсов ошибок, поступающих с выхода блока 2 сравнения при несовпадении сформированного испытательного текста с принимаемым.

Счетчик 10 импульсов осуществляет счет тактовых импульсов. Если количество импульсов ошибок больше Ь менее чек за И тактовых интервалов, то принимается решение о расфазировке по циклу, триггер 12 опрокидывается в первоначальное состояние и процесс

1229970

ВНИИПИ Заказ 2461/59 Тираж 624 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 вхождения в синхронизм повторяется.

Если количество ошибок оказывается меньше !,, то формируемый на входе счетчика 10 импульсов импульс опро,кидывает триггер 13 в состояние на личия синхронизации по циклу. При

1этом потенциал на инверсном выходе триггера 13 через элемент ИЛИ 15 блокирует счетчики 9 и 10 импульсов.

Первый элемент ИЛИ 14 открывается и 1О импульсы, определяющие достоверность принятой информации, с выхода. блока

2 сравнения поступают на выход устройства.

При передаче отрезков испытатель- 15 ного текста в потоке информации дешифратор кодовых комбинаций 3 вырабатывает на своем первом выходе импульс, начало которого совпадает с началом отрезка испытательного текс- 20 та, а конец — с концом испытательного текста. На втором выходе дешифратора 3 кодовых комбинаций формируется импульс, соответствующий началу испытательного текста. 25

Таким образом, первый элемент ИЛИ

14 оказывается открытым лишь при приходе отрезка испытательного текста и при наличии фазировки по циклу.

При приходе следующего отрезка испытательного текста импульс, вырабатываемый на втором выходе дешифратора 3 кодовых комбинаций, опрокидывает триггер 13 в состояние отсутствия фазировки по циклу и с по-

35 мощью счетчиков 9 и 10 импульсов проверяется наличие фазировки. Если фазировка не нарушилась, то триггер

13 опрокидывается и осуществляется процесс измерения достоверности. В том случае, если фазировка нарушилась, снова осуществляется фазирование. Поэлементное фазирование принимаемых и вырабатываемых символов осуществляется с помощью блока 7 синхронизации. Короткие импульсы, необходимые для работы блока 2 сравнения, образуются с помощью формирователя 8 импульсов.

Формула из обретения

Устройство для определения достоверности передачи бинарной информации, содержащее дешифратор кодовых

55 комбинаций, блок полусумматоров, первый элемент ИЛИ и последовательно соединенные входной блок, блок синхронизации,, формирователь импульсов, блок сравйения, первый счетчик импульсов, первый триггер, электронный ключ и регистр сдвига, первый выход которого подключен к второму входу блока сравнения и соответствующему входу дешифратора кодовых комбинаций, другие соответствующие входы которого соединены с соответствующими выходами регистра сдвига, другие соответствующие выходы которого подключены к соответствующим

,входам блока полусумматоров, вход синхронизации регистра сдвига соединен с выходом блока синхронизации, выход блока полусумматоров подключен к второму входу электронного ключа, третий вход которого соединен с третьим входом блока сравнения и с выходом входного блока, вход которого является входом устройства, первый выход дешифратора кодовых комбинаций соединен с первым входом первого элемента ИЛИ, о т л и ч а ю— щ е е с я тем, что, с целью сокращения времени определения достоверности, в него введены второй элемент

ИЛИ, второй и третий счетчики импульсов и второй триггер, прямой выход которого подключен к второму входу первого элемента ИЛИ, инверсный выход подключен к первому входу второго элемента ИЛИ, первый вход установки соединен с вторым выходом дешифратора кодовых комбинаций, второй вход установки соединен с вторым входом второго элемента ИЛИ и с выходом первого счетчика, вход сброса соединен с третьим входом второго элемента ИЛИ и с выходом второго счетчика импульсов, установочный вход которого соединен с установочным входом первого счетчика импульсов и с выходом второго элемента ИЛИ, а счетный вход соединен с .выходом формирователя импульсов и счетным входом третьего счетчика импульсов, установочный вход которого соединен с выходом первого триггера, установочный вход которого соединен с выходом третьего счетчика, выход блока сравнения подключен к третьему входу первого элемента ИЛИ, выход которого является выходом устройства.