Устройство для синхронизации группы преобразователей

Устройство для синхронизации группы преобразователей

Иллюстрации

Показать все

Реферат

 

Изобретение позволяет повысить надежность устройства для синхронизации группы преобразователей, работающих на общую нагрузку. Устройство содержит по числу преобразователей логические блоки управления режимами синхронизации 1-3, задающие генераторы (ЗГ) 4-6, соединенные с блоками контроля частоты 7 - 9, а через блоки подстройки частоты 32 - 34 ю 00 сд О) О)

СОЮЗ СОВЕТСНИХ

СО14ИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

yg 4 Н 02 M 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3749339/24-07 (22) 07. 06.84 (46) 15. 05. 86 ° Бюл ..N9 18 (71) Отделение Всесоюзного. научноисследовательского института электромеханики (72) Н,М.Канашев (53) 621.316.27 (088.8) (56) Патент Японии У 57-29952, кл. Н 02 М 7/48, 1978.

Патент Великобритании 9 2020923, кл. Н 02 Р 13/18 1979.

„,SU„„1231566 А1 (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

ГРУППЫ ПРЕОБРАЗОВАТЕЛЕЙ (57) Изобретение позволяет повысить надежность устройства для синхронизации группы преобразователей, работающих на общую нагрузку. Устройство содержит по числу преобразователей логические блоки управления режимами синхронизации 1 — 3, задающие генераторы (ЗГ) 4 — 6, соединенные с блоками контроля частоты 7 — 9, а через блоки подстройки частоты 32 - 34

123 1566 с фазовыми детекторами 29 — 31, ло— гические элементы 2И, распределители импульсов 19 — 21, служащие для подключения к блокам импульсно-фазового управления, а также дополнител:ьно введенные ключи 10 — 12 и логические элементы ИЛИ, 2И, ЗИЛИ. Все элементы устройства соединены между собой таким образом, что синхронизация обеспечивается путем контроля за работой

ЗГ. При этом постоянно один из ЗГ

Изобретение относится к электротехнике и может быть использовано в системах резервного электроснабжения со статическими преобразователями. 5

Целью изобретения является повышение надежности.

На фиг. 1 и 2 приведены функциональные схемы.

Устройство для синхронизации груп- 1О пы из 5 преобразователей, в которой

N-3, содержит (фиг. 1) логические блоки 1 — 3 управления режимами синхронизации, задающие генераторы 4-6, соединенные первыми выходами с блоками 7 — 9 контроля частоты, ключи

10 — 12, выходы ключей 10 - 12 соединены с входами логических блоков

1 "- 3, а управляющие входы ключей— с первыми выходами блоков 1 — 3, РО элементы 13 — 15, 2И, элементы 16

18 ЗИЛИ, первые входы которых соединены с выходом элемента 13 2И, вторые входы — с выходом элемента 14

2И, третьи входы — с выходом эпемента 15 2И, выходы элементов 16 — 18

ЗИЛИ соединены с входами распределителей 19 — 21 импульс.ов блоков уп- . равления преобразователями, элементы 22 — 24 2И, соединенные первыми 1п входами с первыми выходами блоков

1 - 3, элементы 25 — 27 ЗИЛИ, входы каждого из которых соединены с тремя последовательными выходами распределителей 19 — 21; элемент 28

ЗИЛИ, входы которого соединены с выходами элементов 22 — 24 2И, фазовые детекторы 29 — 31, соединенные одними входами соответственно с выработает в режиме ведущего, а другие — в режиме ведомых. В случае отказа в работе ведущего ЗГ обеспечивает=я перевод одного из ведомых ЗГ в режим ведущего. При отказе в работе последнего ЗГ формируется сигнал

"Полный отказ системы синхронизации". За счет придания устройству свойств отказоустойчивости без применения дополнительных резервных ЗГ повышается надежность. 2 ил.

3 ходами элементов 25 — 27 ЗИЛИ и вторыми входами элементов 22 — 24 2И, а вторыми входами — с выходом элемента 28 ЗИЛИ, и блоки 32 — 34 подстройки частоты генераторов, соединенные входами с выходами фазовых детекторов,, а выходами — с входами управлений частотой задающих генераторов

4 — 6. Кроме того, устройство содержит элемент 35 ЗИ, входы которого соединены с выходами блоков 7 — 9, а выход предназначен для подключения цепи индикации сигнала "Полный отказ системы синхронизации"., Каждый логический блок 1 — 3 содержит (фиг, 2) элемент Зб ЗИЛИ, элемент 37 HE первый и:второй элементы 38 и 39 И, элемент 40 задержки, первый и второй элементы 41 и 42 2ИЛИ, первый и второй фо,рмирователи 43 и 44 импульсов и RS-триггер 45, один вход элемента

36 ЗИЛИ является входом блока, предназначенным для подключения цепи сигнала включения задающего генерато ра в режим ведущего по внешнему сигналу, второй вход этого элемента сое динен через элемент 40 задержки с выходом элемента 39 И, третий вход элемента Зб ЗИЛИ соединен с выходом элемента 38 И, выход элемента 36

ЗИЛИ через формирователь 43 импульсов соединен с входом RS-триггера

45, выход RS-триггера 45 является первым выходом логического блока (1 — 3) .

Устройство работает следующим образом.

При пуске в работу устройства сигналом через первый вход логичес3 1 кого блока 1 (фиг. 1) включается в режим ведущего задающий генератор 4, при этом внешний сигнал, поступающий на первый вход блока 1 и первый вход элемента 36 ЗИЛИ (фиг. 2), через формирователь 43 переключает

RS-триггер 45, его выходной единичный логический уровень через первый выход логического блока 1 переводит в проводящее состояние ключ 10 и разрешает прохождение импульсов задающего генератора 4 через элемент

13 2И и далее через первые входы элементов 16 — 18 ЗИЛИ на входы распределителей 19 — 21 и, таким образом, все преобразователи начинают работать от одного ведущего задаю— щего генератора 4. При этом остальные работают синхронно с ведущим в режиме ведомых, поскольку синхронизирующие импульсы ведущего задающего генератора 4 через ключ 10 поступают на входы блоков 2 и 3 через элемент 42 2ИЛИ в каждом логическом блоке 2, 3 (фиг. 2), формирователь 44 и второй выход логического блока 1 воздействуют на входы синхронизации ведомых задающих генераторов 5 и 6. Кроме того, единичный логический уровень с первого выхода логического блока 1 является разрешающим для прохождения через элементы 22 2И и 28 ЗИЛИ импульсов с выхода элемента 25 ЗИЛИ (длительностью 180 эл/град.) на входы фазовых детекторов 30 и 31, на вторые входы которых поступают соответственно аналогичные импульсы с элементов 26 и 27 ЗИЛИ. Если между импульсами, сформированЯыми из импульсов ведущего и ведомых распределителей, окажется фазовое расхождение (несинфазность), например вследствие различного начального состояния выходов распределителей в момент включения их в работу, то сигналы об этом с выходов фазовых детекторов

30 и 31 отрабатываются на соответствующее изменение частоты задающего генератора и автоподстройку фазы импульсов ведомых распределителей, чем устраняется их несинфазность с ведущим и таким образом обеспечивается фазирование выходных напряжений преобразователей. Включение в режим ведомых второго и третьего задающих генераторов 5 и 6 при этом производится импульсом формирователя 43 (фиг.2), который воздействует через

231566 4

40 включается в режим ведущего следующий

50

30 элемент 41 2ИЛИ в каждом из логических блоков 2 и 3 на переключение

RS-триггера 45, выходной нулевой уровень которого с этого момента переводит в непроводящее состояние ключи 10 и 12 и одновременно этим же нулевым уровнем в логических блоках

2 и 3 осуществляется запрет прохождения импульсов второго и третьего задающих генераторов 5 и 6 через элементы 14 — 18 к распределителям 19—

21, а также запрет прохождения импульсов распределителей 20 и 21 после элементов 26 и 27 ЗИЛИ через элементы 23 и 24 2И на вход элемента

28 ЗИЛИ, на один вход которого поступают импульсы ведущего распределителя 19 через элементы 25 и 22. Если при включении в режим ведущего первого задаюшего генератора 4 окажется, что он неисправен, то его блок 7 выдает единичный логический уровень, который поступает на вторые входы элементов 38 и 39 И блока 2, а импульс с формирователя 43 блока 1 поступает на первый вход элемента 39

И блока 2 и через элемент 40 задержки, элемент 36 ЗИЛИ и формирователь

43 переключает RS-триггер 45 блока

2, вследствие чего второй задающий

1 генератор 5 включается в режим ве- дущего, а остальные — в режим ведомых и далее работа происходит аналогично тому, как описано при включении в режим ведущего первого задающего генератора 4, когда он исправен. Если оказывается неисправным и задающий генератор 5 второго преобразователя нри пуске устройства в работу, то аналогично описанному задающий генератор 6 °

Если в процессе работы в режиме ведущего задающего генератора 4 ведущего первого преобразователя происходит его отказ, то единичный ло гический уровень блока 7, возникающий при его отказе, поступая через элемент 38 И блока 2, на второй вход которого действует разрешающий уровень с выхода элемента 37 НЕ, переключает. RS-триггер 45 через элемент

36 ЗИЛИ и формирователь 43 логичес» кого блока 1, вследствие чего задающий генератор 5 второго преобразователя включается в режим ведущего аналогично описанному. При этом разрешающий уровень на выходе элемента

37 НЕ формируется под воздействием

1231566 на его вход нулевого логического уровня блока 8 контроля частоты, означающего, что контролируемый задающий генератор 5 неисправен. Если к

5 моменту времени после отказа первогр задающего генератора 4 и попытки включения в режим ведущего второго задающего генератора 5 оказывается, что он тоже неисправен (блок 8 контроля частоты выдает единичный логический уровень), то по сигналу об отказе первого задающего генератора

4 включается в режим ведущего третий задающий генератор 6, поскольку сигнал блока 7 контроля частоты поступает на третий вход элемента 38 И блока 3, в котором предусмотрена возможность дополнения элемента 38 И третьим входом (для- устройств, со-, держащих три и более преобразователей), на первый вход которого поступает сигнал блока 8 в виде логического единичного уровня при отказе контролируемого задающего генератора 5, а на второй вход — разрешающий уровень элемента 37 НЕ после инвертирования сигнала бпока 9,, означающего исправность контролируемого задающего генератора 6.

Таким образом сигнал с выхода элемента 38 И блока 3 воздействует на включение этого задающего генератора 6 в режим ведущего аналогично описанному, а остальные задающие

35 генераторы 5 и 6 - в режим ведомых.

Если в процессе работы отказывает и последний задающий генератор 6, а остальные к этому моменту продолжают оставаться неисправными, то сиг40 налами блоков 7 — 9 контроля частоты после совпадения их на входах элемента 35 ЗИ формируется сигнал "Полный отказ системы синхронизации".

Этот же сигнал формируется и в слу45 чае, когда при пуске в работу устройства оказываются отказавшими все задающие генераторы 4 — 6.

Положительный технический эффект, который обеспечивается применением предлагаемого устройства заключается в повышении надежности устройства путем придания свойства отказоустой- S5 чивости системе синхронизации без применения резервных задающих генераторов.

Формула из обрете ния

Устройство для синхронизации группы преобразователей, работающих на общую нагрузку, содержащее >Ч логических блоков, где N — число преобразователей в группе, К задающих генераторов с синхронизирующими входами, входы управления которых через блоков подстройки частоты генератора соединены с выходами >Ч соответствующих фазовых детекторов, а первые выходы соединены с входами блоков контроля частоты задающих генераторов и первыми входами первых

N элементов 2И, N распределителей импульсов, выходы которых предназначены для подключения к блокам импульсно-фазового управления соответствующих преобразователей, о т л и— ч а ю щ е е с я тем, что, с целью повышения надежности, оно снабжено .И ключами, Ч+ 1 элементами 1Ч ИЛИ, вторыми М элементами 2И, К элементами ЗИЛИ, элементом М И, причем выход каждого генератора соединен с первым входом ключа, выходы первых элементов 2И подключены к объединенным соответствующим входам М элементов >» И3И, выходы которых соединены с входами распределителей импульсов, три соседних выхода каждого распределителя импульсов через элемент ЗИЛИ соединены с первыми входами с.оответствующих вторых элементов 2И и фазовых детекторов, выходы всех вторых элементов 2И соединены с входом И + 1-го элемента ИЛИ, выход которого соединен с вторыми входами фазовых детекторов, каждый логический блок содержит элемент

ЗИЛИ, RS-триггер, два формирователя импульсов, элемент 2ИЛИ, элемент (>Ч-1) ИЛИ, элемент задержки, элемент 2И, элемент ЗИ и элемент НЕ причем в каждом логическом блоке выход элемента ЗИЛИ соединен с входом первого формирователя импульсов, выход элемента НЕ соединен с первым входом элемента ЗИ, выход которого соединен с первым входом элемента

ЗИЛИ, выход элемента 2И соединен с входом элемента задержки, выход которого соединен с вторым входом элемента ЗИЛИ, выход элемента 2ИЛИ соединен с Р-входом RS-триггера, а выход элемента (Н вЂ” 1) ИЛИ вЂ” с входом второго формирователя импульсов, выход

Составитель С.Лузанов

Техред Г.Гербер

Корректор А.Ференц

Редактор Т.Парфенова

Заказ 2658/55 Тираж 631

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб.„ д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

7 1

RS-триггера каждого логического блока соединен с входом управления соответствующего ключа и вторыми входами соответствующих первых и вторых элементов 2И, выходы вторых формирователей соединены с входами синхронизации соответствующих задающих генераторон, выходы первых формирователей каждого логического блока соединены с первыми входами элемента 2И и элемента 2ИЛИ следующего логического блока и вторыми входами элементов 2ИЛИ остальных логических блоков, третьи входы элементов ЗИЛИ всех логических блоков предназначены для подключения к блоку выбора ведущего задающего генератора, выход каж231566 8 дого блока контроля частоты соединен с входом элемента НЕ соответствующего логического блока, вторыми входами элементов 2И и ЗИ последующих логических блоков и соответствующим входом элемента М И, выход первого блока контроля частоты соединен с третьим входом элемента ЗИ последнего логического блока, в остальных логических блоках третий вход элемента ЗИ соединен с вторым его входом, входы элемента (H — 1) ИЛИ соединены с выходами всех, кроме соответствующего ему ключей, выход элемента М И предназначен для соединения с индикатором полного отказа устройства.