Генератор последовательности импульсов

Генератор последовательности импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в частотно-измерительной и преобразующей аппаратуре. Целью изобретения является расширение функциональных возможностей устройства. В генератор последовательности импульсов, ьо со ел 00 со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

SU 1231583 (дд 4 Н 03 K 3/64

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ )., ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3610315/24-21 (22) 21.06.83 (46) 15.05.86. Бюл, Ф 18 (72) В,А, Кривего, Е,В. Глонти и Н.Н. Прокопенко (53) 621.373 (088,8) (56) Авторское свидетельство СССР

У 924688, кл. G 06 F 1/04, 1982. (54) ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ

ИИПУЛЬСОВ (57) Изобретение относится к импульсной технике и может быть использовано в частотно-измерительной и преобразующей аппаратуре. Целью изобретения является расширение функциональных возможностей устройства. В генератор последовательности импульсов, 1231 содержащий задающий генератор 1 импульсон, счетчик 2 импульсов, триггер 6, инвертор 7, регистр 5, введены блок 3 элементов И-ИЛИ, оперативный накопитель микропрограмм 4, элемент И-НЕ 14, адресный шифратор 9, элемент задержки 8, что позволило путем обеспечения одновременного формирования нескольких последова583 тельностей импульсон, изменяемых ио нескольким параметрам (скважности, частоте, фазе) и обеспечения оперативной перестройки микропрограмм достигнуть поставленной цели. Генератор последовательности импульсов также содержит шины 10 "Пуск", !1 данных, 12 управления, выходную 13, 15 адреса, 1 ил.

Изобретение относится к импульсной технике и может быть использовано в частотно-измерительной и преобразующей аппаратуре.

Целью изобретения является расширение функциональных воэможностей путем обеспечения одновременного формирования нескольких последовательностей импульсов, изменяемых по нескольким параметрам (скнажности, 10 частоте, фазе), обеспечение оперативной перестройки микропрограмм.

На чертеже представлена функциональная схема генератора последовательности импульсов. 15

Генератор последовательности импульсов содержит задающий генератор

1 импульсов, счетчик 2 импульсов, блок 3 элементов И-ИЛИ, оперативньпi накопитель микропрограмм 4, ре- _#_ гистр 5, триггер 6, инвертор ?, элемент задержки 8, адресный шифратор

9, шину 10 "Пуск", шину 11. данных, шину 12 управления, выходные шины

13, элемент II-HE 14, шину 15 адреса, Выход задающего генератора 1 импульсов подключен к счетному входу счетчика 2, к управляющему входу блока 3 элементов И-ИЛИ, а через инвертор 7 — к входу сброса триггера ЗО

6 и к входу элемента задержки 8, ныход которого подключен к синхровходу триггера 6 и первому входу элемента И-.НЕ 14, второй вход элемента И-HE 14 подключен к одному из выходов регистра 5 и к управляющему входу адресного шифратора 9, информационный вход которого подключен к шине 12 управления, выход адресного шифратора 9 подключен к ин- 4q формационному входу счетчика 2, выход которого подключен к первому информационному входу блока 3 элементов И-ИЛИ, второй информационный вхоц блока элементов И-ИЛИ подключен к шине 15 адреса, информационный вхоц триггера 6 подключен к шине 10

"Пуск, а прямой и инверсный выходы триггера 6 подключены соотнетственно к второму управляющему входу блока 3 элементов И-ИЛИ и управляющему вхоцу оперативного накопителя микропрограмм 4, информационный вход которого подключен к шине 11 данных, выход оперативного накопителя микропрограмм 4 подключен к информационному входу регистра 5.

Генератор последовательности импульсов работает следующим образом.

Задающий генератор 1 импульсон формирует меандровую (прямоугольную со скнажностью дна) импульсную последовательность (f,„ ), которая поступает на счетный вход счетчика 2, Счетчик 2, предварительно (перед началом работы) сброшенный в нуль, формирует последонательность параллельных адресных кодов от нулевого до заданного значения. Последующие, начальное и конечное, значения адресных кодов, формируемых счетчиком 2, определяются состоянием шины 12 управления и микропрограммой, занесенной в оперативный накопитель микропрограмм 4.

Параллельный код с разрядностью, равной АхБ, поступает через блок 3 элементов И-ИЛИ на адресный вход оперативного накопителя микропрограмм 4.

Момент прохождения группы БхА разрядов через блок 3 элементов И1231

Ш1И стробируется положительныл1 полупериодом импульсов задающего гене ратора 1.

Триггер 6, из условия начальной установки, сбрасываемой на О отрицательным полупериодом частоты задающего генератора 1, имеет на выходе

О высокий потенциал, определяющий режим чтения информации из ячейки оперативного накопителя 4 по заданному адресу.

Накопитель микропрограмм 4 представляет собой оперативную или полуоперативную запоминающую матрицу, информация в которой разделяется по адресам, составляя информационное слово, жестко связанное со своим адресом в котором оно зафиксировано.

При подаче кода адреса на адресный вход накопителя микропрограмм

4 в режиме чтения информационное слово, соответствующее этому адресу, поразрядно формируется на ипформациойнол1 выходе накопителя микропрограмм 4 и подается на вход регистра 5, По заднему фронту импульсов задающего генератора 1, воздействующего на синхровходы регистра 5, | информация с оперативного накопителя 4 поразрядно фиксируется на регистре 5, где удерживается до прихода следующего заднего фронта положительного импульса задающего гене- З5 ратора 1, т.е. в течении всего периода опорной частоты f,„ .

Обязательным условием уверенной записи информации с оперативного накопителя микропрограмм 4 в регистр 40

5 по адресу, формируемому на счетчике 2, является соотношение м м

L +L +L ) L +L

1 1 В ииб, Вап

45 где 7„ — время переноса в счетчике 2; — время задержки на блоке 3 элементов И-ИЛИ; — время выборки информации из оперативного накопителя 5в микропрограмм 4;

- время задержки на инверто- . в ре 7; — время записи информации в регистр 5. 55

Информация, снимаемая {считываемая) с регистра 5 должна рассматриваться поразрядно, т.е. каждьп раз583 4 ряд регистра 5 представляет собой выход канала, генерирующего (ooTBe ствующую частоту импульсов. Эти частоты могут быть связаны по фазе или по другим взаимоопределяющим параметрам.

Один из разрядов регистра 5 отведен для управления цикличностью работы генератора, в этом разряде формируется мнкрокоманда, управляющая работой адресного шифратора 9 и записью начального кода А в счетчик 2. н

Оперативное занесение микропрограмм в оператпвпый накопитель 4 может производиться без нарушения генерируемых последовательностей.

Запись информации в оперативный накопитель 4 производится пословно по адресу, задаваемому по шине 15 адреса, по которой подается код адреса, а по шине 11 данных — значение (код) заносимого информацИонного слова, затем по шине 10 "Пуск1 наступает со сдвигом относительно передних фронтов адресных сигналов и сигналов данных синхронизирующий сигнал, который разрешает по D-входу работу триггера 6. По переднему фронту паузы f, (инверсного значения сигнала от задающего генератора импульсов I, задержанного в элементе задержки 8) триггер 6 устанавливается в единичное состояние и сигналом со своего единичного выхода открывает блок 3 элементов И-ИЛИ, пропуская на адресный вход оперативного накопителя л1икропрограим 4 код адреса, подаваемый по шине 15 адреса.

При этом нулевое плечо триггера 6 обеспечивает подачу режима."Запись" на оперативный накопитель микропрограмм 4, и информация с шины ll данных в этом режиме заносится в соответствующую ячейку оперативного накопителя 4, После окончания паузы триггер 6 устанавливается в исходное cocTOBiiHeô а сигнал 11пуск11 с шины 10 "Пуск" должен быть снят.

Таким образом, запись информации в оператнвньп1 накопитель 4 производится в момент действия паузы в периоде частоты f,„ (поступающей от задающего генератора импульсов 1), а запись в регистр 5 из оперативного накопителя 4 производится за время действия импульса в периоде частоты т.е. эти два процесса в операФИ! 2315)133

1 1

2(L +г +; .э ь о э) г и. где га„h„ ь 3

40 соответственно длительность импульса и длительность паузы задающего генератора 1; время вклзочения триггера 6у длнтель1-ость задержки сигнала. в элементе заgP0ICICII 3;

45 где ь

1э

A a ьь

50 ь

В1ЫИПИ Заказ 2659/56

Тираж 1116

Подписное

Произв-палигр. Ир-тие, r. Ужгород, ул. Проектная, 4 тинном накопителе идут с раздепениЕМ 1ЗО ВРЕМЕНИ.

Информация гз оперативный накопитель 4 может быть записана в те ячейки его, которые не используются при формировании импульснои последовательности, генерируемой на момент записи н накопитель, т,е. Информация рабочей зоны накопителя 1 не искажается, а используется для формирования рабочих частот во время, разделенное с занесением ее в накопитель, Следовательно, формиронание ныходньгх частот генератора не нарушается в момент записи информации н оператиннь)й нако1гитепь 4. Затем после подготовки одной иэ незаНЯтЫХ НаД РЕаПИЗУЕМУ1о ПОДПРОГРаММУ зон адресов, ее можно включить в работу путем подачи ее номера по шине 12 управпенил, 1 1акс111иальная частота да)1жна быть палупериод опорной частоты задающего генератора 1 импульсов; нремя скназного переноса н счетчике 3 нремл задержки иа блоке 3 элементов И-ИЛИ; времл выборки информации из оперативного накопителя ч „

/ ° время записи информации на регистр 5.

При этом должно выполняться условие (1. + 1. +1 +3, )аГ = )(Ь +3 +I. +Г )

1 2 Ъ 3 Ч И 6 6 7 2

L 7 — вгэе11я зс1гп1 и ГИ1форм,)ИИИ н опера гиэзэп и накопи—

Гел!з 4 . ф о р м у п а 11 з а б р е т е и и л

1 енератор послепаээаэел1:насти импульсов содержащий задающий генератор имиупьсон, регистр, сче гчик

1jj нмпульcoi). триггер, ппзертар, о тл ."1 ч а 1о шийся тем, что, с цепью j)Bciiii;pQIIII51 функциональных возможностей,, в него допол:-знедены элемент И-13Е, адресн1.3й шифратор, блок элемента)з И-ИЛИ, оперативный накоэп1тель микр апра грам.1, элемент задержки, причем ньгход задаю331его генератора имг1ульсан подкл1очен к

СЧ(TIIOM J ))халу СЧЕT IIIICD. ИМПУП),СОIЗ > к упт)анпяloii, P jó входу блока элементов 11-!ПИ, входу иньертoj);I, выход которого подключен Ic входу сброса триггера, к входу элемента задержки и к сгп)хронходу буферного регист25 ра, выход элемента .задер)кки падкпючеп к сэигхровходу триггера 11 лерно1iy входу элемента И-111, нTopc нхац котогэого со едзп1ен с сгпгхронходам адРЕС)1ОГа ШИфРИГОРа и С УПРавплЮЩ11)М

I3iixo;;oм буферного регистра, а ньгход элемента И-111 соединен с си11хронходом счетчика импульсов, Iiыход которого подключен к первому информацио1И1ому входу блока элементов И-ИЛИ, пнформациа)И1ы11 нхо„-1 адресного шифратора иодк)1ючеи Ic шине упра1)пения, 1)ьгхад адреснаг0 шифратора соединен с ин11)армац)1апны11 13хадам ст1етчика импупьсо13, входная пина саед)гиена с информационным 1зхадам триггера, пряМай 31 ИНВЕРС)и»й НЬэХОДЫ КатОРОГО ПаДкп1очен1.1 соответственно к второму уг)ранля1ощему входу блока элементов

11-1Ш11 и упранл)иощему входу оперативного накопителя микропрограмм, информацион13ы11 нхад которого иодклю1ен к шгп1е данньгх„,а адресный вход падкгночен Ic выходу блока элементов

И-ИЛ11, второй информационный вход которого подключен к шгп е данных, выход эператинпаго пакопи=елл микроИ1)ограм11 подключен к згнформациопному входу буф рногo регистра, ныхоцы которого я)згпэются выходами у тройстна.