Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и цифровой измерительной технике. Изобретение позволяет повысить точность аналогоцифрового преобразователя за счет применения избыточных измерительных кодов (ИИК) и введения блока постоянной памяти, аналогового сумматора и второго цифроаналогового преобразователя (ЦАП). В блок постоянной памяти записываются коды, обеспечивающие на выходе второго ЦАП точные аналоговые эквиваленты старших разрядов двоичного кода, что обеспечивается применением при построении второго ЦАП взвешивания разрядов в соответствии с весами ИИК. 1 ил., 2 табл. о S W 1чЭ 00 О5 О ;о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (59 4 Н 03 M 1/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ

/ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3790665/24-24 (22) 18.09.84 (46) 15.05.86. Бюл. У 18 (72) А.П.Стахов, А.Д.Азаров, В.Я.Стейскал и О.В.Конючевский (53) 681.325(088.8) (56) Швецкий Б.И. Электронные цифровые приборы. Киев: Техника, 1981, с. 46, рис. 16.

Гитис Э.И., Пискулов Е.А. Аналогоцифровые преобразователи . M. Энергоиздат, 1981, с. 235, рис. 6-7 а.

„„SU„„1231609 А1 (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к области вычислительной техники и цифровой измерительной технике. Изобретение позволяет повысить точность аналогоцифрового преобразователя за счет применения избыточных измерительных ко— дов (ИИК) и введения блока постоянной памяти, аналогового сумматора и второго цифроаналогового преобразователя (ЦАП). В блок постоянной памяти записываются коды, обеспечивающие на выходе второго ЦАП точные аналоговые эквиваленты старших разрядов двоичного кода, что обеспечивается применением при построении второго ЦАП взвешивания разрядов в соответствии с весами ИИК. 1 ил., 2 табл.

1231609

Таблица 1

БПП 4 пп

Требуемые веса

j) хт(хГ

Адрес

Содержимое

34 21 13 8 5 3 2 1

Разряды

Разряды

Реальные веса (3 (4J5(1 2 3 1 2 6 7 8

29 24 11 9 5 3 2 1

0 0 0 1 1 0 0 0 0 1 0 0 0 0 1 1 0

1 8 0

2 16 0 0 1 0 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0

Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые.

° Цель изобретения — повышение точ-, ности аналого-цифрового преобразования.

На чертеже, изображена структурная схема аналого-цифрового преобразователя (АЦП) .

Аналого-цифровой преобразователь (АЦП) содержит входную шину 1, блок 2 сравнения, первый цифроаналоговый преобразователь 3, блок 4 постоянной памяти (БПП), аналоговый сумматор 5, второй цифроаналоговый преобразователь (ЦАП) 6, регистр 7 последовательного приближения (РПП), выходные шины 8, шину 9 "Запуск", шину 10 тактовых импульсов.

Если ЦАП аналого-цифрового преобразователя реализовать на основе неиэбыточного классического двоично-, го кода, то наличие определенных отклонений весов разрядов цифроаналогового преобразователя от требуемых значений может привести к "разрывам" выходной характеристики устройства.

Данное обстоятельство значительно снижает эффективность цифровой и цифроаналоговой коррекции таких АЦП.

Если цифроаналоговый преобразователь АЦП реализовать на основе избыточного измерительного кода (ИИК), то наличие в определенных пределах отклонений весов разрядов от требуемых значений не приведет к "разрывам" вы <одной характеристики, хотя последняя и будет иметь скачкообразный характер.

Уменьшить (линеаризовать) "скачки" выходной характеристики таких

АЦП можно, например, путем цифроаналоговой коррекции результата преобразования. Разрядная сетка АЦП при этом разбивается на две группы: группу старших и группу младших разрядов.

Такой подход справедлив при формировании весов разрядов ЦАП с одинаковой относительной погрешностью. В этом случае отклонения младших разрядов будут малыми, а старших — большими.

В предлагаемом аналого-цифровом преобразователе первый цифроаналоговый преобразователь 3, на вход которого поступают младшие разряды с

РПП 7 может быть реализован на основе двоичного кода. Второй цифроаналоговый преобразователь 6 должен быть реализован на основе ИИК, например кода Фибоначчи, и состоять из полноразрядной сетки, т.е. содержать как младшие, так и старшие разряды. При этом "разрывов" не будет, если веса разрядов изготавливать с погрешностью не хуже 23,67.

Коррекция предлагаемого аналогоцифрового преобразователя производится непосредственно после изготовления. При этом на входную шину 1 АЦП подают набор вспомогательных аналоговых сигналов А и уравновешивают

ЗО их при помощи блоков 2 и 5-7. Причем, блок 4 постоянной памяти на этапе коррекции отсутствует и РПП 7 управляет ЦАП 6 непосредственно. Результаты уравновешивания А компенсиру° J ющим сигналом @AH А„„фиксируют в

БПП 4 и используют в дальнейшем преобразовании. Уровни вспомогательных аналоговых сигналов соответствуют уровням выходного сигнала двоичного

4р ЦАП при полном переборе всех входных кодовых комбинаций.

Пример выполнения коррекции аналого-цифрового преобразователя приведен в табл. 1.

1231609

Продолжение табл,1

БПП 4

ЦАП 6 пп

Требуемые веса

Адрес.Содержимое

34 21 13 8 3 I 312) 1

Разряды

Разряды

2 3 4 5 6 7

Реальные веса

29 .24 11 (9 3 J3 )2 (1

3 24 0 1 О О О О О О

О 1 1 0

1 0 0 1

1 0 0 О О О О

О О О 0 1 0 О

4 32 1

5 40 1

6 48 1

7 56 1

О О О О 1 О О

Ю

О 1 О О О О 0

О 1 О 1 1 0 0 1. 1 О 1 О 1 0 1 1 0 0

1 О О О 1 О О 1 1 1 1 1 О О О 1 О О

О О 0 О О О 0 О О О О

1 такте преобразования на выходе РПП 7 устанавливается кодовая комбинация

100000 при этом А = 32 и А = О.

К

Блок 2 производит сравнение А„ с

3О сигналом (А + А„„ ). Выходной сигнал Y БС 2 подчиняется выражению

J0, если А„> (A«+ Ака. )

Х

На втором такте преобразования на выходе РПП 7 устанавливается кодовая комбинация У, 10000, где

Y, — инверсное значение выходного сигнала блока 2 на первом такте.Да40 лее процесс уравновешивания происходит аналогично. На последнем седьмом такте преобразования входной сигнал А„ уравновешивается сигналом (A „„+ А к ) с точностью до половиК 3т а

45 ны младшего разряда ЦАП 3, а на выходных шинах 8 устройства будет находи1ься код У! 9 У 9 Уз 3 У У У 9 являющийся точным цифровым эквивалентом сигнала А„. щб Пример преобразования сигнала А х

= 29 показан в табл. 2.

После программирования БПП 4 второй цифроаналоговый преобразователь 6 с разрядами, неточно соответствующими числам Фибоначчи, фактически стал эквивалентен двоичному трехразрядному ЦАП с разрядами 8, 16, 32 точно соответствующими трем старшим разрядам шестиразрядного двоичного ЦАП.

Таким образом, в блоке 4 постоянной памяти аналого-цифрового преобразователя„-готового к эксплуатации хранятся точные цифровые эквиваленты входных аналоговых уровней с учетом погрешностей ЦАП 6.

Аналого-цифровой преобразователь, :работает следующим образом, Аналого-цифровой преобразователь работает по принципу поразрядного кодирования. Входной аналоговый сигнал А„., поступающий на входную шину 1, уравновешивается выходным сигналом аналогового сумматора 5, который суммирует выходные компенсирующие сигналы А,„ и А, „. соответственно первого и второго цифроанало- говых преобразователей. На первом

1 г!3

1 О 1 1 О 1 О О О О О

1-"31609,Та блица 2

Такты

Выход 8

Разряды

2 3

I ) (А, А„„, А + A„„, Y., К1.; т, !

29 1 0

29 0 1

0 0 0 0 32 0 32 1

0 0 0 0 16 0

1 0 0 0 24 0 24 0

1 1 0 0 24 4

1 1 1 0 24 6

24 .5 24 5

0 1

0 1

Формула изобретения

Аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого является входной шиной, выход подключен к информационному входу регистра последовательного приближения, первый управляющий вход которого является шиной "Запуск", второй управляющий вход является шинои тактовых импульсов, выходы явля- 35 ются выходными шинами и подключены к соответствующим входам первого циф-. роаналогового преобразователя, о тл и ч а ю шийся тем, что, с це1

BHMKIH Заказ 2660/57 Тираж 816 Подписное

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4

29 0

29 0

29 0

29 0

29 0 лью повышения точности, в него введены аналоговый сумматор, второй цифроаналоговый преобразователь, блок постоянной памяти, адресные входы которого подключены к соответствующим выкодам регистра последовательного приближения, выходы — к соответствующим входим второго цифроаналогового преобразователя, выход которого подключен к первому входу аналогового. сумматора, второй вход которого подключен к выходу первого цифроаналогового преобразователя, выход — к второму входу блока сравнения.