Устройство для статистического анализа циклических процессов

Устройство для статистического анализа циклических процессов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в аппаратуре, предназначенной для статистической обработкирезультатов измерений.. Цель изобретения - расширение функциональных возможностей за счет формирования гисто-, грамм скользящих оценок математического ожидания и дисперсии. Цель изобретения достигается за счет введения в устройство счетчика, элемента И, генератора импульсов, двух формирователей гистограмм и формирователя гистограмм числа циклов с соответствующими функциональными связями между ними и известными блоками устройства. Блок определения математического ожидания и дисперсии, а также формирователь гистограмм числа циклов имеют сложную структуру и описаны в втором и третьем пунктах формулы изобретения. 2 з.п. ф-лы. 2 ил. (/)

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU 1233171

А1 (1) 4 С 06 F 15/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (2 1) 3759?86/24-24 (22) 22.06.84 (46) 23.05.86. Бюл. М- 19 (71) Киевский институт автоматики им. XXV съезда КПСС (72) Л.А. Верещагин, В.И, Мизин и В.В. Зозуля (53) 681.333(088.8) (56) Авторское свидетельство СССР

В 716044, кл. С 06 F 15/36, 1976.

Авторское свидетельство СССР

В 860080, кл. G 06 F 15/36, 1978. (54) УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОГО

АНАЛИЗА ЦИКЛИЧЕСКИХ ПРОЦЕССОВ (57) Изобретение относится к области вычислительной техники и может быть использовано в аппаратуре, предназначенной для статистической обработкирезультатов измерений,. Цель изобретения — расширение функциональных возможностей за счет формирования гисто-, грамм скользящих оценок математического ожидания и дисперсии. Цель изобретения достигается за счет введения в устройство счетчика, элемента И, генератора импульсов, двух формирователей гистограмм и формирователя гистограмм числа циклов с соответствующими функциональными связями между ними и известными блоками устройства.

Блок определения математического ожидания и дисперсии, а также формирователь гистограмм числа циклов имеют й2 сложную структуру и описаны в втором е н третьем пунктах формупы изобретения.

2 з.п. ф-лы. 2 ил.

Блок 12 определения математичесЗО кого ожидания и дисперсии содержит распределитель 16 импульсов, элемент

И 17, счетчик 18 адреса, регистр 19, квадратор 20, регистр 21, триггер 22, элемент 23 сравнения, задатчик 24 З5 числа циклов, группы элементов 25 и

26 памяти, коммутаторы 27 и 28, элемент И 29,элемент ИЛИ 30,реверсивные счетчики 31 и 32, делители 33 и 34, квадратор 35, вычитатель 36.

Устройство для статистического анализа циклических процессов работает следующим образом.

Импульсный сигнал с входа устройства поступает на вторые входы блока 12 определения математического ожидания и дисперсии, формирователя 4 и на первый вход измерителя 1 длительностей циклов. По переднему фронту импульса на входе устройства генера- 5О тор 2 импульсов переводится в исходное состояние для обеспечения совпадения начала очередного периода генерации с моментом начала очередного цикла, в формирователе 4 происходит 55 очередное формирование, а накопленная информация в счетчике 3, поступающая с выхода измерителя 1 длитель4О

1 12331

Изобретение относится к вычислительной технике и может быть .использовано в аппаратуре, предназначенной для статистической обработкирезультатов измерений. 5

Цель изобретения — расширение функциональных возможностей за счет формирования гистограмм скользящих оценок математического ожидания и дисперсии. 1О

На фиг. 1 изображено устройство для статистического анализа циклических процессов;на фиг.2 — структурная схема блока определения оценок математического ожидания и дисперсии. 15

Устройство для статистического анализа циклических процессов включает в себя измеритель 1 длительностей циклов, в состав которого входят генератор 2 импульсов, счетчик 3, форми- 20 рователь 4 гистограмм числа циклов, в состав которого входят группа реги- стров 5, группа элементов 6 сравнения, элемент ИЛИ 7, счетчик 8, группа элементов И 9, группа счетчиков 25

10, счетчик 11, блок 12 определения математического ожидания и дисперсии, элемент И 13, формирователи 14 и 15 гистограмм.

71 2 ностей циклов на первый вход блока

12, записывается в него. Затем импульсом с пятого выхода блока 12, поступающим на третий вход формирователя 4, адресная часть формирователя 4 устанавливается г исходное состояние, Кроме того, импульс с пятого выхода блока 12 поступает на второй вход и змерителя 1 длительностей циклов, устанавливая в ноль счетчик 3, который начинает измерять следующий период, накапливая импульсы с выхода генератора 2. В блоке 12 определяются скользящие оценки математического ожидания и дисперсии, и соответствующие им двоичные коды соответственно с первого и второго выходов блока 12 поступают на первые входы соответст— венно первого 14 и второго 15 формирователей, в которых очередной шаг формирования происходит при поступлении импульса с третьего выхода блока l2 через элемент И 13 на вторые вхо— ды формирователей 14 и 15. Сигнал разрешения с четвертого выхода блока

12 поступает на второй вход элемента

И 13 только после исполнения p — ro цикла анализируемого процесса для достижения с момента начала анализа заданного скользящего количества циклов. Формирователем 14 формируется гистограмма плотности распределения количества измерений текущих скользящих оценок математического ожидания

1flo соответствующим заданным классам значений скользящих оценок математического ожидания за полное время анализа. Формирователем 15 формируется гистограмма плотности распределения количества измерений текущих сколь— зящих оценок дисперсии по соответствующим заданным классам значений скользящих оценок дисперсии за полное время анализа.

Блок 12 определения скользящих математического ожидания и дисперсии работает следующим образом.

Код, пропорциональный длительности измеренного цикла, с первого входа блока 12 поступает на вход числа регистра 19 и на вход квадратора 20, с выхода которого код, пропорциональный квадрату длительности пз еренноБо цикла, поступает на вход числа регистра.21. Информация в регистры

19 и 21 записывается во время прохождения импульса с первого выхода распределителя 16 импульсов, на вход которого поступает импульс с второго

171

Формула и з о б р е т е н и я

3 1233 входа блока 12, на входы разрешения записи регистров. Кроме того, импульс с второго входа блока 12 поступает на счетный вход адресного счетчика

18, с выхода которого код -поступает на адресные входы группы 25 и 26, задавая номер ячеек памяти. Во время прохождения импульса с первого выхода распределителя 16 импульсов осуществляется считывание информации с 1р заданных адресным счетчиком 18 ячеек памяти групп 25 и 26. С выходов групп

25 и 26 считаннь>е двоичные коды, поступающие на первые информационные входы соответственно первого и вто— рого коммутаторов 27 и 28, на первые входы управления которых в это нремя воздействует импульс с первого выхода распределителя 16 импульсов, с выходов коммутаторов 27 и 28 поступают на входы числа соответственно первого и второго реверсивных счетчиков 31 и 32, которые в это время работают на вычитание, так как на их входах разрешения сложения/вычитания отсутствует сигнал "1". Во время прохождения импульса с первого выхода распределителя 16 импульсов через элемент И 29 и элемент ИЛИ 30 на тактирующие входы счетчиков 31 и 32

30 эти коды вычитаются из счетчиков.

Во время прохождения импульса с второго выхода распределителя 16 импульсов осуществляется запись кодов с выходов регистров 19 и 21 в заданные адресным счетчиком 18 ячейки памяти соответственно групп 25 и 26 и в реверсивные счетчики 31 и 32, так как на входах записи считывания групп

25 и 26, на входах разрешения сложения/вычитания счетчиков 31 и 32 и на 40 вторых входах управления коммутаторов 27 и 28 присутствует сигнал с второго выхода распределителя 16 импульсов. На выходы коммутаторов проходят коды, поступающие на их

45 вторые информационные входы. В это же время "1" с второго выхода распределителя 16 импульсов через элемент

ИЛИ 30 поступает на тактирующие входы счетчиков 31 и 32, обеспечивая сложение кодов, поступающих на входы числа счетчиков 31 и 32, с кодами, уже записанными к этому времени в ,счетчиках. Для исключения поступления сигналов считывания на тактирую-

35 .щие входы счетчиков 31 и 32 до момента исполнения -го цикла с начала, анализа служит триггер 22, который переключается в единичное состояние сигналом, поступающим с выхода элемента 23 сравнения, на первый вход которой поступает код с выхода задатчика 24 количества циклов, а на второй вход — код с выхода адресного счетчика 18, т ° е. сигнал разрешения считывания с вьгхода триггера 22 на второй вход элемента И 29 поступает только после исполнения р — ro цикла с качала анализа. После окончания записи регистры 19 и 21 устанавли— ваются в исходное состояние импульсом с третьего выхода распределителя 16 импульсов. При каждом очередном сравнении кодов с выходов задатчика 24 скользящего количества циклов и адресного счетчика 18 импульсом с третьего выхода распределителя

16 импульсов через элемент И 17 адресный счетчик 18 устанавливается в ноль. Кроме того, сигналы с второго и третьего выходов распределителя 16 импульсов и с выхода триггера 22 поступают соответственно на пятый, третий и четвертый выходы блока l2.

Таким образом, код на выходе счетчика 31 соответствует суммарной длительности заданного скользящего количества исполненных циклов, а код на выходе счетчика 32 — сумме квадратов длительностей исполненных циклов, входящих в заданное скользящее количество циклов. Код с выхода счетчика

31 поступает на вход делимого делителя 33, на вход делителя которого поступает код с выхода задатчика 24 скользящего количества циклов. Код на выходе делителя 33 цифр соответствует значению скользящей оценки математического ожидания (М ) и поступает на первый вход блока 12 и на вход квадратора 35, с выхода которого код, соответствующий квадратору скользящей оценки математического ожидания (М )„, поступает на вход

Х у вычитаемого схемы 36 цифрового вычитания, на вход уменьшаемого которой поступает код с выхода делителя 34, соответствующий величине (M ) . Таким образом, на выходе вычитателя 36 код, поступающий на второй выход блока 12, соответствует значению скользящей оценки дисперсии (D-) t. Устройство для статистического анализа циклических процессов, со1233171 держащее блок определения математического ожидания и дисперсии, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воз5 можностей за счет формирования гистограмм скользящих оценок математического ожидания и дисперсии, в него введены счетчик, элемент И, генератор импульсов, первый и второй формирова- 1О тели гистограмм, формирователь гистограмм числа циклов, вход числа циклов которого объединен с входом запуска генератора импульсов и информационным входом блока определения математического ожидания и дисперсии и подключен к информационному входу устройства, выход генератора импульсов соединен со счетным входом счетчика, вход сброса которого подключен к выходу сброса блока определения математического ожидания и дисперсии и объединен с входом сброса формирователя гистограмм числа циклов, инФормационный вход которого объединен 25 с входом задания длительности циклов блока определения математического ожидания и дисперсии и соединен с выходом счетчика, выход математического значения, первый и второй выходы готовности и выхоц значения дисперсии блока определения математического ожидания и дисперсии подключен соответственно к информационному входу первого формирователя гисто35 грамм, к первому и второму входам элемента И, к информационному входу второго формирователя гистограмм, вход синхронизации которого объединен с входом синхронизации первого формирователя гистограмм и соединен с выходом элемента И.

2, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок определения математического ожидания и дисперсии содержит распределитель импульсов, первый и второй реверсивные счетчики, счетчик адреса, регист— ры элементы И, элемент ИЛИ, делители квадраторы, коммутаторы, вычитаь

50 тель, элемент сравнения, группы элементов памяти, задатчик числа циклов, выход которого подключен к входам делителя первого и второго делителя и к первому входу элемента сравнения, 55 второй вход которого объединен с адресными входами первой и второй групп элементов памяти и подключен к выходу счетчика адреса, вход установки в О которого объединен с входом синхронизации распределителя импульсов и соединен с выходом счетчика, счетный вход счетчика адреса подключен к вы— хсду первого элемента И, первый вход ксторого объединен с тактовым входом

:первого триггера и соединен с выходом элемента сравнения, прямой выход пернаго триггера подключен к первому ьходу готовности блока определения математического ожидания и дисперсии и первому входу второго э.чемента

И, второй вход которого объединен с первыми управляющими входами первого и второго коммутаторов, информационными входами первого и второго регистров и соединен с первым выходом распределителя импульсов, второй вход которого подключен соответственно к первым информационным входам первой и второй групп элементов памяти, входам сложения-вычитания первого и второго реверсивных счетчиков, первому входу,рлемента ИЛИ, к вторым управляющим входам первого и второго коммутаторов и выхоцу сброса блока определения математического ожидания и дисперсии, выход второго элемента И подключен к второму входу элемента ИЛИ, выход которого соединен с тактовыми входами первого и второго реверсивных счетчиков, информационные входы которых подключены соответственно к выхо. — . ,цам первого и второго коммутаторов, первые информационные входы которых соединены соответственно с выходами элементов пятой, первой и второй групп, информационные входы которых объединены с вторыми информационными входами коммутаторов и подключены соответственно к выходам первого и второго регистров, входы записи которых объединены с вторым входом первого элемента И и соединены с третьим выходом распределителя импульсов и являются вторым выходом готовности блока определения математического ожидания и дисперсии, информационный вход первого регистра и первого квадратора объединены и подключены к входу задания длительности циклов блока определения математического ожидания и дисперсии, выходы первого и второго реверсивных счетчиков соединены соответственно с входами делимого. первого и второго делителей, выход первого делителя подключен к входу второго квадратора и к выходу значения мате12331 матического ожидания блока Определения математического ожидания и дисперсии, выход второго квадратора соединен с первым входом вычитателя,вто— рой ВхОд кОторОгО пОдключен к Выходу второго делителя, выход вьяитателя является выходом значения дисперсии блока определения математического ожидания и дисперсии.

3. Устройство по и. 1, о т л и — 1п ч а ю щ е е с я тем, что формирователь гистограмм числа циклов содержит группу счетчиков, первый и второй счетчики группу элементов И, элемент ИЛИ, группу элементов сравнения, 15 группу регистров, выходы группы регистров подключены к первым входам одноименных элементов сравнения группы, 71 8 выходы которых соединены с одноименными входами элемента ИЛИ, выход которого подключен к счетному входу первого счетчика, информационные выходы которого соединены с первыми входами одноименных элементов И группы, выходы которых подключены к вхо дам Одноименчых счетчиков группы, вторые входы элементов И группы объединены со счетным входом второго счетчика и соединены с входом числа циклов формирователя гистограмм числа циклов, вход сброса которого подключен к входу сброса первого счетчика, вторые входы элементов сравнения объединены и являются информационным входом формирователя гистограмм числа циклов.

Составитель И. Иухин

Редактор С. Патрушева Техред O.Сопко Корректор С. Черни

Заказ 2772/51 Тираж 671 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4