Устройство для приема и обработки избыточных сигналов

Устройство для приема и обработки избыточных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение предназначено для использования в системах передачи информации для приема и декодирования :i целом составных избыточных сигналов , использующих длинные и сверхдлииные помехоустойчивые коды.Изобретение позволяет повысить помехоустойчивость устройства за счет формирования совокупности наиболее вероят (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

15@ q G 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3814364/24 — 24 (22) 12,09. 84 (46) 23.05.86. Бюл. ¹ 19 (72) Ю.П. Зубков, Л.Ф. Бородин, В.И. Ключко, А.К. Грешневиков и lO.È. Николаев (53) 621.398(088.8) (56) Авторское свидетельство СССР

¹ 1107 146, кл. G 08 С 19/28, 1983.

Авторское свидетельство СССР № 1107145, кл. С 08 С 19/28, 1983.

„„SU„„1233201 А1 (54) УСТРОЙСТВО ЦЛЯ ПРИЕМА И ОБРАБОТКИ ИЗБЫТОЧНЫХ СИГНАЛОВ (57) Изобретение предназначено для использования в системах передачи инФормации для приема и декодирования целом составных избыточных сигналов, использующих длинные и сверхдлинные памехоустойчивые коды.Изобретение позволяет повысить помехоустойчивость устройства за счет формирования совокупности наиболее вероят1233201 них векторов ошибок в случае, когда оценка вектора ошибки соответствует кратности максимально исправляемой ошибки. Устройство содержит демодулятор 1, блок 2 памяти, пороговый элемент 3, декодер 4, исправляющий ошибки, блок 5 регистров, формирователь

6 управляюших сигналов,, регистр 7, блок 8 регистров, выполненный на регистрах 9, сумматор 10 по модулю два, декодеры 11, 12, обнаруживающие ошибки, элемент ИЛИ l3, анализатор

Изобретение относится к электросвязи и может быть использовано в системах передачи информации для приема и обработки в целом составных сигналов с избыточностью, формируемых на основе длинных и сверхдлинных помехоустойчивых кодов.

Цель изобретения — повышение по.мехоустойчивости устройства.

Iia чертеже представлена структур-. ная электрическая схема устройства для приема и обработки избыточных сигналов.

При обнаружении ошибок в комбинации А она. подается через второй элемент ИЛИ 19 на вход регистра 7, где

30 запоминается, и на первый вход декодера 4, в котором отождествляется с ближайшей разрешенной кодовой камг бинацией А . После записи в регистр

7 всех Н двоичных сигналов, соответ35 ствующих символам комбинации А, в декодере 4 формируются двоичные кодовые комбинации, соответствующие наиболее вероятным векторам ошибки, которые разом.

Уст ройство содержит аналоговый де"модулятор 1, блок 2 памяти, порога" вый элемент 3, второй, декодер 4, исправпяюший ошибки, блок 5 регистров, формирователь б управляющих сигналов,. регистр 7, блок 8 регистров, выполненный на регистрах 9, сумматор 10 по модулю два, первый и третий декоцеры 11 и 12, обнаруживающие ошибки, первый элемент ИЛИ 13, анализатор 14, выполненный на блоке 15 элементов И,, регистре 16, сумматоре

17 и пороговом элементе 18, второй элемент ИЛИ 19, ключ 20, триггер 21, элемент И 22, первый формирователь

23 импульсов, выполненный на счетчике 24, дешифраторе 25 и регистре

26, генератор 27 тактовых импульсов второй формирователь 28 импульсов, выполненный на генераторе 29 тактовых импульсов, триггере 30 и счетчике 31, и элемент 32 задержки.

Устройство работает следующим об14, выполненный на блоке 15 элементов И, регистре 16, сумматоре 17 и пороговом элементе 18, элемент ИЛИ 19, ключ 20, триггер 21, элемент И 22, формирователь 23 импульсов, выполненный на счетчике 24, дешифраторе 25 и регистре 26, генератор 27 тактовых импульса:в, формирователь 28 импульсов, выполненный на генераторе 29 тактовых импульсов, триггере 30 и счетчике 31, и элемент 32 задержки. 2 з.п. ф-лы, 1 ил.

Составной сигнал с избыточностью из канала связи поступает в аналого:вый демодулятор 1, в котором преобразуется в выходную совокупность раз5 ностных элементарных сигналов Х=(х,х

1 ...хН)„ где Н вЂ” количесrBo элементарных сигналов в состаьном избыточном сигнале или количество двоичных сигналов в кодовых комбинациях. Аналоговая комбинация Х запоминается в блоке 2 памяти. Далее элементарные аналоговые сигналы х поступают на вход порогового элемента 3, который преобразует их в двоичные символы а.(i=

=1,Н) . Эти двоичные символы а образуют двоичную кодовую комбинацию

A=(a„ а . ..а,,), которая поступает на декодер 11. Если в декодере 11 не обнаружено ошибки, т.е. комбинация

>0 А является разрешенной кодовой комбинац лей, то она через элемент ИЛИ 13 выдается на выход устройства, после чего все блоки приводятся в исходное состояние, и устройство готово к обработке следующего входного сигнала.

1233201

5 единичный сигнал появляется на выходе дешифратора, соединенном не только с соответствующим входом регистра 26, но и генератором 27, и триггером 2-1.

Данный единичный сигнал останавливает генератор 27 и изменяет состояние триггера 21, вследствие чего закрывается ключ 20. После .этого на выходе второго формирователя 28 им- 10 пульсов появляются импульсы считы,вания из регистров 7 (уже без регенерации), 26 и 9. При этом выходные двоичные сигналы сумматора 10 по модулю два записываются в первый ре- 15 гистр 9 блока 8 регистров. По окончании импульсов считывания в первом регистре 9 будет записана двоичная н кодовая комбинация А, отличающаяся от первоначальной .комбинации ре- 20 гистра 7 (B данное время она считана из регистра 7) в последнем разряде, .а в последнем регистре (9 ) — комрио

Н нация А, отличающаяся от первоначальной комбинации регистра 7 в 2 первом разряде.

Далее из блока 8 регистров комбинации .считывают:. и обрабатывают.

Алгоритм этой обработки рассмотрим !! на примере обработки комбинации А . ЗО

Двоичная кодовая комбинация А с l выхода блока 8 регистров подается в декодер 12, обнаруживающий ошибки.

В декодере 12 комбинация А анализируется на наличие ошибок. Если их нет, то данная комбинация через элемент ИЛИ 13 выдается на выход устройства, после чего все блоки

„приводятся в исходное состояние и начинается цикл обработки следующего,щ составного сигнала.

Далее из блока 2 памяти в формирователь 6 управляющих сигналов поступает "точная" оценка Х составного сигнала с избыточностью, а из блока

5 считываются двоичные разрешенные кодовые комбинации. В формирователе

6 определяется какая из всех разрешенных. кодовых комбинаций в наибольшей степени соответствует сигналу точной оценки Х (в наибольшей степени коррелирована с Х). Зта комбинация по управляющему сигналу из формирователя 6 в блок 5 считывается из последнего на выход устройства через элемент ИЛИ 13. После этого все блоки устройства приводятся в исходное состояние и устройство готово к обработке следующего составного сигнала с избыточностью.

Техническое преимущество предлагаемого устройства заключается в формировании не одного, а совокупности наиболее вероятных векторов ошибок в случае, когда оценка вектора ошибки соответствует кратности максимально исправляемой ошибки.

Положительный эффект заключается в повышении помехоустойчивости приема избыточных сигналов.

Ориентировочный выигрьпп по помехоустойчивости приема составных сигналов с избыточностью может быть определен следующим образом.

Вероятность правильного приема составного сигнала с избыточностью с помощью известного устройства может быть определена в виде:

Р =) С Р (1-P) + К С,Р (i-P)

i=0 (1) I

Если ошибки в А имеются, то эта комбинация подается в декоцер 4, исправляющий ошибки. В декодере 4 ком-! 45 бинация А. отождествляется с ближайшей разрешенной двоичной кодовой комбинацией А . Зта разрешенная комР 2 бинация записывается в блок 5 регистров. При этом анализатор 14 не воспринимает разрешенную комбинацию .А

Аналогичным образом обрабатываются остальные комбинации, считываемые из блока 8 регистров, в результате чего в блоке 5 регистров будет записано еще Н-1 разрешенных комбина- ций, так что их общее количество в

„бранном блоке равно Н плюс одна. где К вЂ” коэффициент, учитывающий влияние сбоев (например, в декодере 4, исправляющем ошибки) при весе вектора ошибок, равном Т.

Вероятность правильного приема составного сигнала с избыточностью с помощью предлагаемого устройства может быть определена как: т-1, Т т и-т

Р . С Р (1 P) +К Н С„Р (1 Р) (2)

Из сравнения выражений (1) и (2) следует, что

P >Р

Ф т.е. предлагаемое изобретение обладает более высокой помехоустойчивостью по сравнению с известным.

1233201

ДО обусловливают отличие областей отождествления посимвольного и приема

Р в целом. Комбинация А записывается в блок 5 регистров и в регистр 16 анализатора 14. В анализаторе 14 вычисляется хэммингово расстояние

P между комбинациями А и А . Если это расстояние меньше кратности Т исправР ляемой кодом ошибки, то А выдается из анализатора 14 через элемент ИЛИ

13 на выход устройства., формирование двоичных кодовых комбинаций прекращается, все блоки приводятся в исходное состояние и устройство готово к обработке следующего вхоцного сигна.па. е

В противном случае (А не является удаленной от А па расстояние меньшее, чем Т) осуществляется формирование двоичных кодовых комбинаций, которое заключается в следующем.

После того, как все ячейки памяти регистра 7 заполнятся соответствующими двоичными сигkIалами (символами), на выходе элемента H 22 формируется управляющий сигнал„ который запускает генератор 27 тактовых импульсов. На выходе генератора 27 формируются тактовые импульсы в соответствующие моменты времени„

Пусть на выходе генератора 27 сформировался первый тактовый импульс.

Этот импульс подается на первый вход формирователя 23 импульсов и через элемент 32 задержки — на вход второго формирователя 28 импульсов.

Б формирователе 23 импульсов первый импульс подается на вход счетчика 24 и изменяет его состояние.

Новое состояние счетчика 24 в виде соответствующего параллельного двоичного кода поступает на входы дешифратора 25, который преобразует параллельный двоичный код состояния счетчика 24 в выходной параллельный позиционный двсичпый код. Таким образом, дешифратор 25 преобразует двоичный код номера выходного импульса генератора 27 в двоичный выходной сигнал, который формируется на выходе дешифратора 25 (этот двоичный сигнал является единичным) с тем же номером, что и номер выход-. ного импульса генератора 27. Следовательно, в рассматриваемом случае на первом выходе дешифратора 25 формируется двоичный сигнал "1". При этом можно указать, что на выходе

1Î

25 дешифратора 25 формируется параллельная Н-значная двоичная кодовая комбинация с единичным весом. Эта вЂ,1воич-ная кодовая комбинация записывается в регистр 26.

С выхода элемента 32 зад=рокк первый вь.ходной импульс генератора

27 подается на вход триггера 30 втэрого формирователя 28 импульсов.Триггер 30 изменяет свое состоян«e: на егo bt G e GH TG cH1-hBë запуска9 ющий генератор 29 тактовых импульсов.

Выходные импульсы генератора 29 подаются на выход формирователя 28 и на вход счетчика 31 (импульс переполнения на выходе счетчика 31 появляется при поступлении на его вход II-го им-. пульса). После того, как генератор

29 сформирует Н штук тактовых импульсов, на выходе счетчика 31 появится импульс переполнения, возвращающий триггер 30 в исходное состояние. При этом генератор 29 прекращает формирование импульсов.

Выходные тактовые им: ул=.ñû второго формирователя 28 подаются ка )пpaB;lH -!

og e входы регистров 7,26 и 9 (всего ,регистров 9 — Н штук) . Прх этом выход. ные сигналы регистра 7 .ерез открытий в исходном состоянии ключ 20 и элемент ИЛИ 19 переписываются в,TGT же регистр 7 и подаются также на первый вход сумматора 10 по модулю два. Па

:второй вход сумматора 10 последовательно подаются выходные сигналы ре-гистра 26. Выходнь!е сигналы ра 10 записываются r первый регистр

9 блока 8 регистров. Очевидца,, чтo с помощью сумматора 10 пс модулю два осуществляется инвертирование двси«ного сигнала регистра 7. порядковый номер которого совпадает с порядко-. вым номером единичного сигнала в регистре 26.

Далее генератор 27 формирует по-следующие тактовые импульсы и в ре-. гистры 9, последователь : о продвигаясь, записываются соответствующие двоичные комбинации.

Пусть на выходе г-нератора 27 сформирован последний Н-Й импульс.

Этот импульс переводит счетчик

24 в состояние "H", двоичный код кс-. торсго с помощью дешифратора 25 пре-. образуется в позиционный код единичного веса, который в виде двоичный кодовой комбинации единичного веса за-писывается в регистр 26. При этом

1233201

Преимущество изобретения тем существеннее, чем мощнее помехоустойчивый код (т.е. больше значения

Н и Т) и выше качество канала связи.

Формула изобретения

1. Устройство для приема и обработки избыточных сигналов, содержащее демодулятор, вход которого является входом устройства, выход демодулятора соединен через блок памяти с первым входом формирователя управляющих сигналов и входом порогового элемента, выход порогового элемента

15 соединен с входом первого декодера, первый выход которого соединен с первым входом первого элемента ИЛИ, второй выход соединен с первым вхо1 дом второго декодера, выход второго декодера соединен с первыми входами анализатора и первого блока регистров, первый выход и второй вход первого блока регистров соединены, соответственно с вторым входом и выходом формирователя управляющих сигналов, второй вход первого блока регистров и выход анализатора соединен соответственно с вторым и третьим входами

30 первого элемента ИЛИ, четвертый вход которого соединен с первым выходом третьего декодера, выход первого элемента ИЛИ является выходом устройства, регистр, первые выходы которого соединены с соответствующими вторьд5 ми входами анализатора, второй выход регистра соединен с первым входом сумматора, второй вход сумматора соединен с первым выходом первого формирователя импульсов, о т л и ч а-4О ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него введены второй блок .регистров, второй формирователь импульсов, триггер, ключ, элемент И,второй элемент 45

ИЛИ, элемент задержки и генератор тактовых импульсов, входы элемента

И подключены к соответствующим первым входам регистра, выход элемента

И соединен с первым входом генератора тактовых импульсов, выход которого соединен непосредственно с пер. вым входом первого формирователя импульсов и через элемент задержки — с первым входом второго формирователя импульсов, выход первого формирователя импульсов соединен непосредственно с вторым входом генератора тактовых импульсов и через триггер с управляющим входом ключа, информационный вход которого подключен к второму выходу регистра, выход ключа соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к .второму выходу первого декодера, выход второго элемента ИЛИ соединен с информационным входом регистра, выход второго формирователя импульсов соединен с вторым входом первого формирователя импульсов и управляющими входами регистра и .второго блока регистров, выход сумматора соединен с информационным входом второго блока регистров, выход которого соединен с входом третьего декодера, второй выход которого соединен с вторым входом второго декодера.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что первый формирователь импульсов содержит счетчик, дешифратЬр и регистр, выходы счетчика соединены с соответствующими входами дешифратора, первый и второй выходы которого соединены, соответственно, с первым и вторым информационными входами регистра, вход счетчика и управляющий вход регистра явля. ются первым и вторым входами первого формирователя импульсов, выход регистра является выходом первого формирователя импульсов.

3. Устройство по п. 1 о т л и ч а ю.щ е е с я тем, что второй формирователь импульсов содержит счетчик, триггер и генератор тактовых импульсов, выход счетчика соединен с первым входом триггера, выход триггера соединен через генератор тактовых импульсов с входом счетчика, второй вход триггера и выход генератора тактовых импульсов являются соответственно входом и выходом второго формирователя импульсов.

ВНИИПИ Заказ 2775/53 Тираж 515

Подписное

Произв.-полигр. лр-тие, г. Ужгород, ул. Проектная, 4