Ячейка памяти

Ячейка памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении многоканальных коммутирующих систем С целью расширения области применения ячейки памяти за счет осуществления реверса информации она дополнена четвертым элементом И, выход которого соединен с четвертым входом элемента сравнения, первый вход четвертого элемента И соединен с выходом третьего элемента И, второй вход четвертого элемента И соединен с выходом триггера, а третий вход является пятым управляющим входом ячейки памяти. Одновременно ячейка памяти обладает средствами для передачи . адресной информации с выхода на вход ячейки в процессе поиска канала связи в многокаскадных коммутирующих системах . 1 ил. S (Л

ССНОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51) 4 G 11 С 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3774514/24-24 (22) 27.07.84 (46) 23.05.86, Бюл. №- 19 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.В.Жила, А.В.Каляев и О.Б.Макаревич (53) 681.327.66(088.8) (56) Патент Франции ¹ 2052043, кл. Н 03 К 17/00, опублик. 1971.

Авторское свидетельство СССР № 422.101, кл. Н 03 К 17/04, 1974. (54) ЯЧЕЙКА ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении многоканальных коммутирующих систем

С целью расширения области применения ячейки памяти за счет осуществления реверса информации она дополнена четвертым элементом И, выход которого соединен с четвертым входом элемента сравнения, первый вход четвертого элемента И соединен с выходом третьего элемента И, второй вход четвертого элемента И соединен с выI ходом триггера, а третий вход является пятым управляющим входом ячейки памяти. Одновременно ячейка памяти обладает средствами для передачи адресной информации с выхода на вход ячейки в процессе поиска канала связи Ж в многокаскадных коммутирующих системах. 1 ил.

1233214

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении многоканальных коммутирующих систем. 5

Цель изобретения — расширение области применения ячейки памяти за счет ос-;ществления в ней реверса информации.

На чертеже приведена функциональ- 10 ная схема предлагаемой ячейки памяти.

Устройство содержит элемент 1 сравнения, элемент 2 задержки, элемент ИЛИ 3, триггер 4, элементы И 58, шины 9"13 управления. Элемент 1 1З сравнения может быть выполнен на элементе сложения по модулю два, элементе ИЛИ и двух элементах И. Элемент

7 предназначен для блокировки передачи информации с выхода элемента И 6 20 на выход ячейки, элемент И 8 — для передачи адресной информации с выхода ячейки на ее вход, элемент ИЛИ 3— для формирования сигнала сброса триггера 4 и выработки сигнала неравен- 25 ства в элементе 1 сравнения, а элемент И 5 — для выделения сигнала индивидуальной выборки канала связи.

Ячейка работает следующим обраSOM, 30

Для фиксациИ входного сигнала на шину 10 подается сигнал, который поступает на второй вход элемента и готовит его к работе. Поиск информации производится подачей на выход ячейки адресной информации. Адресная информация представляет собой последовательность адресов, первый из которых предназначен для управ° ления поиском и фиксацией кана,ла связи в рассматриваемой ячейке, 40 а остальные адреса должны передаваться с выхода ячейки на ее вход, если канал связи проходит через эту, ячейку, или блокироваться, если канал связи через ячейку не проходит.

Одновременно на вход ячейки подается адрес, соответствующий входу данной ячейки памяти. Первый ад- „ рес с выхода ячейки и адрес с ее выхода поразрядно поступают на третий и пятый входы элемента 1 сравнения. Одновременно с поступлением на элемент 1 сравнения первых раз рядов адресных кодов на первый вход элемечта 1 сравнения по шине 9 поступает запускающий импульс. Если первые разряды адресных кодов одинаковы, то единичный сигнал со второго выхода элемента 1 поступает на вход установки триггера -4 и переводит его в прямое состояние. Потенциал с прямого выхода триггера 4 поступает на четвертый вхоц элемента 1 сравнения и разрешает сравнение следующих разрядов адресных кодов, удерживая через элемент ИЛИ 3 в открытом состоянии соответствующие элементы

И элемента 1. Каждый следующий сигнал равенства подтверждает прямое состояние триггера 4. Сигнал неравенства, выработанный элементом на любом шаге сравнения, сбрасывает триггер 4 в инверсное состояние и тем самым прекращает дальнейшее сравнение адресных кодов в элементе 1 сравнения. После прохождения всех разрядов первого адреса из адресной информации с шины 10 снимается сигнал поиска и дальнейшее сравнение адресов в элементе 1 сравнения прекращается.

В результате, если на вход и выход ячейки памяти поступают одинаксвые адресные коды, то триггер 4 устанавливается в единичное состояние, если же адресные коды разные, то триггер 4 находится в инверсном состоянии. Прямое состояние триггера 4 соответствует зафиксированному каналу связи. Триггер 4, находящийся в прямом состоянии, гото-. вит к работе элементы И 6 и 8. Одновременно со снятием сигнала с шины 10 поступает сигнал на шину 13, При этом, если триггер 4 находится в прямом состоянии, то все следующие адреса проходят через элемент

И 8 на вход ячейки для идентификации каналов связи в следующих каскадах. Длительность сигнала на шине 13 определяется количеством каскадов, через которые проходит канал связи, и разрядностью каждого адреса, проходящего через элемент И 8. После прохождения всей адресной информации сигнал с шины 13 снимается.

В режиме передачи информационного сообщения. на элемент И 8 по шине

12 пос гупает сигнал, разрешающий передачу сообщения с входа на выход я:ейки, Информационное сообщение при э том проходит через открытый потенциалом с прямого выхода триггера 4 на вход элемента И б.

При разборке канала связи сигнал, поступающий по шине 11, готовит

1233214 элемент И 5 к работе, а сигнал, поступающий по шине 12, готовит элемент И 7 к работе. В результате этого любой сигнал, поступающий на вход ячейки с одной стороны, проходит через элементы И 6 и 7 на выход ячейки для разборки каналов связи в других каскадах, а поступающий с другой стороны проходит через эле.менты И 6 и 5, элемент 2 задержки и элемент ИЛИ 3 на вход сброса тригге; а 4 и сбрасывает последний в инверсное состояние.

Предлагаемая ячейка памяти обладает средствами для передачи адресной информации с выхода на вход ячейки в процессе поиска канала связи в многокаскадных коммутирующих системах. Кроме того, она обеспечивает прохождение сигнала индивидуальной разборки каналов связи через ячейку йз одного каскада в другой при индивидуальной разборке каналов связи. формула изобретения

Ячейка памяти, содержащая элемент сравнения, первый и второй входы которого являются соответственно первым и вторым управляющими входами ячейкй памяти, третий вход элемента сравнения является информационным входом ячейки памяти, элемент задержки, вход которого соединен с вы ходом первого элемента И, выход элемента задержки соединен с первым входом элемента ИЛИ, второй вход которого соединен с первым выходом элемента сравнения, триггер, входы которого соединены соответственно с выходом элемента ИЛИ и с вторым выходом элемента сравнения, второй элемент

И, первый вход которого соединен с третьим входом элемента сравнения, второй вход второго элемента И соеди10,нен с выходом триггера и четвертым

1 входом элемента сравнения, выход второго элемента И соединен с первым входом первого элемента И, второй вход которого является третьим управляющим входом ячейки памяти, третий элемент И, выход которого является выходом ячейки памяти и соединен с пятым входом элемента сравнения, один из входов третьего элемен— та И соединен с выходом второго элемента И, а другой является четвертым управляющим входом ячейки памяти, отличающаяся тем, что, с целью расширения области прн25 менения ячейки памяти за счет осуществления в ней реверса информации, в ячейку памяти введен элемент И, выход которого соединен с четвертым входом элемента сравнения, первь|й вход четвертого элемента И соединен с выходом третьего элемента И, второй вход четвертога элемента И соединен с выходом триггера,. а третий вход является пятым управляющим вхо35 дом ячейки памяти.