Преобразователь-стабилизатор

Преобразователь-стабилизатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области стабилизированных источников питания. Целью изобретения является расширение диапазона изменения входного напряжения при одновременном уменьшении массы и объема преобразователя-стабилизатора . Цель достигается тем, что стабилизация выходного напряжения преобразователя происходит следующим образом. Задающий генератор 1 формирует прямоугольные импульсы, которые поступают на первый вход упр;авляющего

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (бР 4 Н 02 M 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3807124/24-07 (22) 01.11.84 (46) 23.05.86. Бюл. ¹ 19 (72) Г.Г. Быстрицкий, Б.Н. Игнатов, В.Г. Парамонов и А.Н, Павлов (53) 621 ° 316.722.1(088.8) (56) Авторское свидетельство СССР № 490109, кл. G 05 F 1/44, G 05 F 1/46, 1969.

Авторское свидетельство СССР № 752661, кл. Н 02 M 3/335, G 05 F 1/64, 1982 (54) ПРЕОБРАЗОВАТЕЛЬ-СТАБИЛИЗАТОР (57) Изобретение относится к области стабилизированных источников питания.

Целью изобретения является расширение диапазона изменения входного напряжения при одновременном уменьшении массы и объема преобразователя-стабилизатора. Цель достигается тем, что стабилизация выходного напряжения преобразователя происходит следующим образом. Задающий генератор 1 формирует прямоугольные импульсы, которые

e " вход управляющего

1233247 мотки 4 трансформатора 5. Базы разрядных транзисторов подключены к крайним выводам соответствующих управля;ющих обмоток 17. Развязывающие диоды

18 включены в прямом напразлении между коллекторами транзисторов 2 и 3 и отводами первичной .обмотки 4 трансформатора. Средние выводы обмоток

17 через резисторы 19 подключены к

10 отрицательному входному выводу, а через соответствующий коммутационный транзистор 20 — к положительному входному выводу. Элементы И 21 и 22 первыми входами соединены с первым

f5 выходом управляющего блока 11, попарно соединенные вторые входы элементов

И 21 и 22 соединены с одним из группы выходов управляющего блока 11, третьи входы элементов И 21 соединено ны с вторым выходом управляющего блока 11, третий выход которого соединен с третьими входами элементов И 22.

Изобретение относится к электротехнике, в частности к источникам вторичного электропитания, предусматривающим стабилизацию и преобразова-. ние постоянного напряжения в постоянное с zàëüâàíè÷åñêoé изоляцией входных и выходных цепей, и может найти применение для питания аппаратуры широкого назначения °

Цель изобретения — расширение диапазона изменения входного напряжения при одновременном уменьшении мас- сы и объема.

На чертеже представлена функциональная схема преобразователя-стабилизатора.

Устройство содержит подключенный к выходным выводам задающий генератор

I, 2 H транзисторов 2 и 3 усилителей ,мощности, эмиттеры которых подключе ны к отрицательному входному выводу, а коллекторы — к соответствующим симметричным выводам первичной обмотки 4 трансформатора 5. По меньшей мере одна основная вторичная обмотка 6, -6„ трансформатора через силовой выпрямитель 7 соединена с соответствующим выходом для подключения нагрузки 8.

Вспомогательная обмотка 9 трансформатора через вспомогательный выпрямитель 10 соединена с вторым входом управляющего блока 11. Преобразователь снабжен дросселем 12, включенным между средним выводом первичной обмотки

4 трансформатора 5 и положительным входным выводом 2 и разрядных транзисторов 13 и 14, эмиттерами подключенных к положительному входному выводу, коллекторами через диоды 15 и

16 соединенных с соответствующими симметричными выводами первичной обблока 11. На второй вход этого блока поступает напряжение обратной связи с вторичной обмотки 4 трансформатора

5 через выпрямитель 10. В блоке управления формируют сигнал рассогласования с помощью элементов цифровой логики. Этот сигнал через соответствующий элемент И поступает на соответствующий транзистор двухтактного усилителя мощности, подключенного к отводам первичной обмотки 4 трансформатора 5. Таким образом происходит стабилизация "Грубо".

Стабилизация "Точно" (внутри дискрета) производится за счет широтно-импульсной модуляции. 1 ил.

Управляющий блок 11 содержит последовательно соединенные преобразователь 23 постоянного напряжения в код, регистр 24 и постоянный запоминающий блок (накопитель) 25, группа п выходов которого является выходами блока 11, другая группа его выходов соединена с входом блока 26 сравнения.

Другие входы блока сравнения соединены с выходом счетчика 27. Выход переполнения счетчика 27 соединен со счетным входом триггера 28 и с 6 входом триггера 29, и — вход которого соецинен с выходом схемы 26 сравнения. Выход триггера 29 является первым выходом блока, прямой и инверсный выходы триггера 28 являются

40 вторым и третьим выходами блока, 3 1233 прямой выход триггера 28 соединен с установочными входами регистра 24.

Счетный вход счетчика 27 является первым входом блока, а вход преобра1 зователя 23 напряжения в код — вто5 рым входом блока. е

Входы преобразователя 30 напряжеI ния. в код являются третьим и четвертым входами управляющего блока, соединенными соответственно с входными клеммами преобразователя. Выходы преобразователя 30 напряжения в код соединены с информационными входами регистра 31, выход которого соединен с второй группой адресных входов Б постоянного запоминающего устройства

25, а установочный вход подсоединен к прямому выходу триггера 28. Первая группа адресных входов А постоянного запоминающего блока.25 соединена с выходом регистра 24.Таким образом, адрес, по которому происходит обращение к постоянному запоминающему устройству 25, формируется из кодов

А ЖБ, формируемых на выходе регистров 5

24 и 31, где символ М означает склеивание кодов. В ячейки постоянного запоминающего блока 25 по соответствующим адресам производят предварительную запись кодов длительностей

30 импульсов.

Управляющий блок 11 представляет собой цифровой широтно-импульсный модулятор с переключением каналов преобразования (вухтактных усилите- З5 лей мощности и разрядных транзисторов).

Частота генератора 1 и разрядность счетчика 27 выбираются исходя из тре-4О бований к частоте широтно-модулированных импульсов на выходе информационного триггера 29. Триггер 28 цикла сигналом с прямого выхода разрешает работу транзистора 2 (нечетный цикл),4 а сигналом с инверсного выхода - работу транзисторов 3. Длительность импульса на выходе информационного триггера 29 формируется сигналом с выхода блока 26 сравнения, обнуляющим >О триггер 29. Момент формирования сигнала на выходе схемы 2б сравнения определяется кодом на выходе постоянного запоминающего блока 25. Постоянный запоминающий блок 25 предназначен для хранения микрокоманд VI+ V> выбирающих канал преобразования и набор длительностей импульсов, код

247 4 которых записывается по определенным адресам совместно с микрокомандами

VI- Ч„ . Причем набор длительностей импульсов, содержащийся в постоянном запоминающем устройстве 25, может изменяться в зависимости от величины и типа нагрузки. Преобразователь 23 напряжения в код совместно с регистром 24 формирует адрес А, а преобразователь 30 напряжения в код совместно с регистром 3 1 е адрес Б. При этом полный адрес обращения к постоянному накопителю равен А + Б. Код Б указы,вает зону постоянного накопителя 25. В соответствии с данным кодом в зоне ! ! постоянного накопителя 25 записывается соответствующая микрокоманда Y„ .

Код длительности импульса определяет код адреса-А обращения к постоянному накопителю 25 один раз за два цикла.

При этом адрес обращения к постоянному накопителю 25 изменяется в зависимости от напряжения обратной связи с выпрямителя 10, а код адреса Б — в зависимости от величины входного напряжения.

Преобразователь работает следующим образом.

Задающий генератор 1 формирует прямоугольные импульсы, которые поступают на первый вход управляющего блока 11 на второй вход которого поступает напряжение обратной связи с вторичной обмотки 9 трансформатора 5 через выпрямитель 10. Пропорционально напряжению обратной связи на выходе блока 23 возникает код, который фиксируется на выходе регистра 24 в момент переключения триггера 28 сигналом с его прямого выхода. При этом в регистре 31 фиксируется код преобразователя 30 напряжения в код, пропорциональный входному напряжению °

Переключение триггера 28 происходит при переполнении счетчика 27. Кроме того, сигнал переполнения счетчика

27 переключает триггер 29 в положение "1". Сигнал с выхода регистров .

24 и 31 поступает на адресный вход постоянного накодителя 25, в который заранее заносится информация о длительностях импульсов в двоичном коде и номере коммутируемого канала (VI+

+Ч ). Например, при минимальном выходном напряжении на выходе выпрямителя 10 на выходе постоянного запоминающего блока 25 возникают максимальный код длительности выходного им1233247 пульса и сигнал VI Блок 26 сравнения фиксирует момент равенства кодов счетчика 27 и кода постоянного запоминающего устройства 25 и переключает триггер 29 в положение "0". На выходе триггера 29 возникает импульс, длительность которого зависит от напряжения обратной связи с выхода выпрямителя 10 и величины входного напря- 1G жения. Сигнал с выхода триггера 29, коммутируемый сигналом с выхода триггера 28 и сигналом VI, через элемент

И 2 1 поступает на транзистор 2 двухтактного усилителя мощности, подключенного к нижним отводам первичной обмотки 4 трансформатора 5. Сигнал

VI открывает коммутирующий транзистор 20, подключая среднюю точку данной управляющей обмотки 17 к положительному входному выводу, разрешая открывание разрядных транзисторов 14 и 13, подключенных к данному двух" тактному усилителю мощности. При открывании транзистора 2 (рабочий ход) 25 в управляющей обмотке 17 возникает !

1напряжение такой полярности, что открывается разрядный транзистор 13.

Диод 15 заперт, так как напряжение на его адресе равно напряжению на коллекторе транзистора 2.При запирании транзистора 2 (пауза) диод 15 открывается, происходит разряд дросселя 12 по цепи: транзистор 13,диод 15, первичная обмотка 4. По окончании паузы на вы35 ходе счетчика 27 появляется сигнал переполнения, который устанавливает триггер 29 в положение "1", а триггер 28 — в положение "0". Сигнал с триггера 29 через элемент И 22 коммутируется на вход транзистора 3 (рабочий ход — "четный"), транзистор 3 открывается, вследствие чего запирается транзистор 13, открывается транзистор 14, и дальнейшая работа преоб45 разователя осуществляется аналогичным . образом. При максимальном напряжении на выходе выпрямителя на выходе .постоянного запоминающего устройства 25 возникает сигнал V, посредством которого происходит коммутация двухтактного усилителя мощности и совместно с ним работающих разрядных транзисторов 13 и 14, подключенных к наивысшим отводам первичной обмотки

4 трансформатора 5. Таким образом, стабилизация "Г рубо" производится за счет коммутации соответствующих двухтактных усилителей мощности.и разрядных транзисторов, а стабилизация точно (внутри дискрета) — за счет широтно-импульсной модуляции. формула и з обретения

Преобразователь-стабилизатор, со,цержащий подключенный к входным выводам задающий генератор, выходом соединенный с первым входом управляющего блока, трансформатор, крайние относительно средней точки выходы первичной обмотки которого подключены к паре транзисторов по схеме двухтактного усилителя мощности, базы этих транзисторов подключены к выходам двух элементов И, первые входы которых подключены к первому выходу управляющего блока, два разрядных транзистора, коллекторы которых через диоды, включенные в проводящем направлении, подключены к соответствующим коллекторам транзисторов двухтактного усилителя мощности, эмиттеры подсоединены к положительному выходному выводу, а базы подключены к крайним выводам управляющей обмотки трансформатора, средний отвод которой через первый ограничительный резистор под" ключен к отрицательному входному выводу, дроссель, включенный между средней точкой первичной обмотки трансформатора и положительным входным выводом, по меньшей мере одна основНая вторичная обмотка трансформатора через силовой выпрямитель соединена с соответствующим выходом для подключения нагрузки, вспомогательная вторичная обмотка через вспомогательный выпрямитель соединена с вторым входом управляющего блока, о т л и ч а ю— шийся тем, что, с целью расширения диапазона изменения входного напряжения при одновременном уменьшении массы и объема, в него введены ti --1 пар силовых транзисторов, образующих совмес.тно с введенными в первичную обмотку трансформатора симметричными относительно средней точки отводами схемы дополнительных двухтактных усилителей мощности и -1 пар разрядных транзисторов, последовательно с введенными диодами подключенных между введенными отводами первичной обмотки трансформатора и положительным входным выходом, и коммутирующих транзисторов, эмиттеры которых соединены

1233247

Составитель Ю. Опадчий

Техред Н.Ходанич, Корректор Л. Патай

Редактор О. Бугир

Заказ 2779/55 Тираж 631 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 с положительным входным выводом базы, подключенные к соответствующему из группы и выходу управляющего блока, а коллекторы подсоединены к соответ5 ствующему среднему отводу и управляющих обмоток трансформатора, 2 и -2 элементов И, выходы которых соединены с соответствующими управляющими выводами Н -1 пар транзисторов двухтакт- 10 ных усилителей мощности, первые входы соединены с первым выходом управля-! ющего блока, вторые входы первой группы из элементов И соединены с вторым выходом управляющего блока, вторые входы второй группы элементов

И соединены с третьим выходом управляющего блока, третьи выходы 2н элементов И соединены попарно с соответ-. ствующим из групйы я выходом управляющего блока, положительные и отрицательные входные выводы подключены соответственно к третьим и четвертым входам управляющего блока, причем управляющий блок включает в себя две р цепи из последовательно соединенных преобразователя постоянного тока в код и регистра, постоянный запоминающий узел, выходных выводов которого подключены к группе из . выходов управляющего блока, другая группа выходов постоянного запоминающего узла соединена с входом узла сравнения, другие входы которых сое-, динены с выходом счетчика, выход пере1 полнения которого соединен с счетным входом триггера цикла и с 6 -входом информационного. триггера, -вход которого соединен с выходом узла сравнения, выход информационного триггера подключен к первому выходу управляющего блока, прямой и инверсный выходы триггера цикла соединены с вторым и третьим выходами управляющего блока, прямой выход триггера цикла соединен с установочными входами регистров, счетный вход счетчика соединен с первым входом управлиющемого блока, вход первого преобразователя напряжения в код соединен с вторым входом управляющего блока,входы второго преобразователя напряжения в код соединены с третьим и четвертым входами управляющего блока, а выходы регистров соединены с адресными входами постоянного запоминающего узла.