Генератор шкалы частот электромузыкального инструмента

Генератор шкалы частот электромузыкального инструмента

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электромузыкальным инструментам. В частности к устройствам генерирования шкалы частот. Т Цель изобретения -- рас1нирение функциональных возможностей, достигается путе.м обеспечения одновременного генерирования всех частот звукоряда ири одновременном новьипении надежности работы за счет сокращения чис, 1а элементов и пеней. Устройство содержит тактовый задающий генератор 1, счетчик 2, сумматор 3 и вычислительное устройство 4. Для достижения поставленной цели в устройство введены: блок памяти 5, раснредел ите, 1Ь имнульсов 6 и блок задержки 7. Введение этих блоков позволяет генерировать одновременно частоты всех тинов музыкального звукоряда, что расширяет функциональные возможности устройства . .3 ил. N3 оо 4 00 ОО Фиг. I

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1234878 А1

15114 (л 1О Н 1 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ. " с

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3792971/24-21 (22) 20.09.84 (46) 30.05.86. Бюл. № 20 (72) О. Н. Партала (53) 681.828(088.8) (56) Авторское свидетельство СССР № 1051565, кл, G 10 Н 1/00, 1984.

Патент США № 4393740, кл. G 10 Н 1/00, 1983. (54) ГЕНЕРАТОР ШКАЛЫ ЧАСТОТ

ЭЛЕКТРОМУЗЫКАЛЬНОГО ИНСТРУМЕНТА (57) Изобретение относится к электрому- . зыкальным инструментам. В частности к устройствам генерирования шкалы частот.

Цель изобретения -- расширение функциональных возможностей, достигается путем обеспечения одновременного генерирования всех частот звукоряда при одновременном повышении надежности работы за счет сокращения числа элементов и цепей. Устройство содержит тактовый задающий генератор 1, счетчик 2, сумматор 3 и вычислительное устройство 4. 1ля достижения поставленной цели в устройство введены: блок памяти 5, распределитель импульсов 6 и блок задержки 7. Введение этих блоков позволяет генерировать одновременно частоты всех типов музыкального звукоряда, что расширяет функциональные возможности устройства. 3 ил.

1234878

Изобретение относится к электромузыкальным инструментам (ЭМИ), в частности к устройствам генерирования шкалы частот.

Целью изобретения является расширение функциональных возможностей путем обеспечения одновременного генерирования всех частот звукоряда при одновременном повышении надежности работы за счет сокрап(ения числа элементов и цепей.

На фиг. представлена функциональная схема генератора шкалы частот; на фиг. 2— диаграмма формирования адресов блока памяти; на фиг. 3 — диаграммы напряжений в устройстве.

Генератор шкалы частот электромузыкального инструмента содержит последовательно соединенные тактовый генератор 1 задаюгций) и счетчик 2, а также сумматор 3 и вычислительное устройство 4, блок 5 (13мяти, распределитель 6 импульсов и блок 7 задержки, причем выход тактового генератора 1 подключен к тактовому входу вычислительного устройства 4, 3 через блок 7 задержки — — к входу разрешения записи канала A nлока 5 памяти и входу разрешения выдачи информации вычислителын>г<) устройства 4, выходы разрядов счетчика 2 подключены к соответствующим входам канала А блока 5 памяти, к первой группе входов сумматора 3 и к адресным входам распределителя 6, выход нулевого состояния счетчика 2 соединен с второй группой входов сумматора 3 и с входом перец<ни> .цвятого разряда вычислительного устройства 1, выходы сумматора 3 подключены к o()nl нетствук>щим входам адреса канала В блока 5 памяти, входы-выходы канала Л которого соединены с соответствующими входамивыходами канала А вычислительного устройства 4, входы-выходы канала В блок > 5 памяти соединены с входами-выходами канала В вычислителыгого устрой« гва 4 со сдвигом на четыре разряда в сторону м I3!iших разрядов, причем старшие четыре разряда входов-выходов канала В вычислительного устройства 4 заземлены, а стар>пие восемь разрядов входов-выходов канала В блока 5 памяти подключены также к и><формационным входам распределителя 6, выходы которого являются выходами 8 устройства.

Генератор шкалы частот работает c.! «дующим образом.

Задающий генератор вырабатываст импульсы с частотой ) == 6528240 Гч

= 6,5 МГц (фиг. 2а). Эти импульсы поступают на счетчик 2 адреса, который работает циклически, отсчитывая коды от 0000 io

10! 1, т. е. 12 позиций кода (фиг. 2в). Предположим, что в начале работы в ячейках блока 5 памяти записаны нули !ниже будет показано, что исходное состояние блока 5 памяти безразлично), а счетчик 2 адреса находится в состоянии 0000. При этом на выходе CR нулевого состояния счетчика 2 устанавливается потенциал «О», который поступает на вход переноса Cl вычислительного устройства 4 Iio р-му (например, 9-му)

РазРЯдУ.

Вычислительное устройство 4 работает в режиме суммиоования данных с входов

А, В и переноса Cl, т. с. К, = А + В â€”; — Cl.

Такой режим, например, в микропроцессорной секции КР1802ВГ! устанавливается (10 13 I(.è f13 вxo;I bi l(o;Id микрокоманд ГО ...F7 кода 0110 0010 (этот код не л(еняется в проис«с(р>>боги)). HH входы Л и В по предположсни)о из блока 5 Il;IMHTH подаются нули, <н) э гому (. == 1:2 «та новится результатом.

Как т(>лько смок 7 задержки выдает импульс

1<1)иг. 2б), Ilo входу ЕD разрешения выдачи информации вычислительного устройства 4 разрешается выдача данных на выходы Л, 3 блок 5 памяти переходит в режим записи по каналу Л, т. е. принимает информацию.

Гледует отметить, ITo вхоlhl и выходы как н î1of(n 5 памяти, так и в вычислительном устройстве 4 обрагимые. Поэтому шина данf1 фиге. 1 двуна>1равленной.

Таким образом, Cl =- 2" записывается в блок 5 памяти по адрес;(анала А 0000 (в дальнейшем это адрес > 1) и представляет собой <1! f. Б loK 5 памяти, состоя<ций из регистров типы КР 802ИР1, имеет ту особенность, что в нем можно одновременно производить .запись по каналу Л и считывание llo каналу В. В данном случае адрес канала B такой я(е, как и адрес канала А

<(> > так как на второ" вход сумматора 3 подается «О» и поэтому на еfo выходе то же, что и на входе. 11ри этом после окончания импульса задержки на выходах А и В блока 5 памяти устанавливается одно и то же число

<1,> 1 2, но с Ilf fхо Iof) В б )ока ) памяти это н«ло пода< т«я на входы В вычислительного у«тр(>й«тна 4 со сдвигом на 4 разряда, т. е. на Л подается (jf, а на  — A,/16.

Передний фронт второго тактового импульса задающего генератора 1, поступая

40 на тактовый вход CLÊ вычислительного устройства 4, производит операцию суммирования А + В -1- Cl. Так как счетчик адреса 2 перс)нел при этом в состояние 0001, то па входе О <>удет «О», 3 А + В = (г> +

+ (j f,>16 == 2" + 1 2 . Это число по вто4> рому задержанному импульсу записывается в блок 5 памяти по адресу,. 4 2 и представляет c oooj«j; = <1, + X 3;>дср канного и мпульса на выходах

Л и В блока 5 памяти будут (j; и Л(р>.

11ередним фронтом третьего тактового импульса производится операция суммирова + <1 > — — (pg + (1,/16. Это (Ifc.10 110

3-му задержанному импульсу записывается по адресу .% 3 как (га, и далее повторяется посл< доватсльно описанный алгоритм. На фиг. 2д показано, как при этом меняются адр(са Л и В блока памяти. Видно, что кроме слу1<ая, когда код счетчика 2 равен

0()01) f адрес А равен адресу В), адрес В

12:34878 ак дробная часть фазы я!

24-разрядная сетка делится на три части:

1зобиу!О часть фазы, целую часть фазы, рл."ряды октав, при этом в ячейку ¹ 3 елинии:3 через вхол перспоса С! вводится lia 9-м разряде, а сигнал ноты 4-й октавы спимается с 17-го разряда. В 17-м разряде для )! единица появляется через 256 = 2" циклов, поэтому и период частоты равен 256 циклам

6,5 МГц астоты f ./12, т. е. t! = — - --= --" — - — =

12.256 3072

=- 2091 Гц, что соответствует «до» 4-й октавы. С 18-го разряла снимается, следовательно, «до» 3-й октавы, с 19-го — «ло» 2-й октавы и т. д С ячейки М 2, очевидно, с

17-го разряда снимается «до-диез» 4-й октавы, с 18-rn разря 12 - «до-диез» 3-й октавы и т. л. на 1 меньше адреса А.,(1ля организации адреса В используется сумматор 3. Ня «ГО первый вход подается код c÷åò÷èêH 2, я If

CR счетчика 2. При CR = 0 число 0000 на первом входе сумматора поступает па выход без изменений. При других состояниях счетчика 2 CR = 1 и в сумматоре 3 производятся, например, операции (без учета переноса): 0001 + (ill = 0000, 0010 +

+ ill(= 0001 и т. д., что эквивалентно вычитанию единицы.

В качестве сумматора 3 может быть использована микросхема 55ИМЗ.

В первом цикле из двенадцати импульсoB задающего генератора 1 в двенадцать ячеек памяти блока 5 заносятся исхолпыс значения (рi, (f ), (f.), .... (f . В слсл fofftcxf цикле в яч"йку № заносится еще слиииц;! ti«рсз вход переноса С!, т. е. (f! улвяивается, !И)слс этого послеловательно удваиваются (f, (f,, ..., (f:f>>. После m-го цикла числа в ячейках 1 ! 2 увеличиваются в m раз. Этот iipnitccc цакоплепия чисел показан на фиг. Зл. (lри этом !)илпо. ITo па S-м разряде блока 5 пачяти во времени образуется меапдр с частотой

ti, а В S + 1-м -- с частотой fi/2 и т. д. (фиг. Зб. в), т. с. чогут быть одновременно получспы чс)с.!Отl>! различных октав.

Абсолк>тиыс значения частот 1, определяются слелующич образом. Е=сли В ячейку

¹ блока 5 памяти иа каждом цикле из 12 импульсов за 1210III«генератора l поступает «1» по р-.чу разряду. то па S-м разряде (S)p) образуется меанлр с частотой

f: /12 --, == (1, в ячейке № 2, глс благодаря

2 добавке )(f! пако»«!Сиие происходит с)ыстрсс, на 8-м разряде ) = (1 + 1/!6) f„ B ячейке № 3 fi,—— (+ off, в ячейке fx"с 4 f,=(3+

+ )tf> и т. л. Разрядная сетка данного устройства имеет вил

2>i,, 2i-, <3i(; 2)) октавы Е целая часть фазы

S р

Со временем 24-разрядная сстi,H В ifp()цессе накопления чисел пер«пол !яс Tc«f, II происходит псрсхОл н пулевые состояния по всем разрядач. Поскольку темп накоплспия в раз,)ичпых ячсикях рязиыи, то э)и переходы происхолят неодновременно и если. например, в ячсикс ¹ 1 B клкой-то чом(IIT установился нуль, 1() и .,ругиx яч«йклx 6х (у!. какие-то начальпьц фазы. Еля ряо )ты ус 1РОИСТ 132 ЭТО 1!(. И Хl(>(T З13 Л ЧЕПИ «!. T. К. Т(. М П накопления чисел и ячейках Опрслслястся

Iip(.жлс ВссГО T(. 1пом Г!Остчl(л(>и i! я сл!!пи!!h! в ячсику ¹ 1, от которой к другим ячейкяч темп iiocT«fief!i!0 наращивается, H fiHtiHльпьц фазы сигналов»от лля работы ЭМ!4 несущественны.

I5 (4 f I (f) o p )f H I f i f «I (. О c T

ff fI(()OP)fill!i!Off!I!)!(ВХО.(Ы Рл IIP(;ЬСГI ИТС, i «f ().

Распределитель «Остоит из паборл стробирусм лсп)ифрлторОВ. количество которых ,)() равно чи«лх Октав. 1(я клжлый и:3 «тих л«Ill!I(!)P2T0POI3 IIl il(> Лл(Т(B ко.i счетчик;! 2, с! !i;i ff»(f)npxfHftffofffff Вхол (вход стр 062 ) if 0(тупя«т си гlf Hл t ();1llof из разря.(ОВ ().Ioh;i;) плх!яти. Напричс р, ко!л<3 и блок(") lli! )1«11 11 Оп f)<3 I II B I3

J¹ 7, в де f I I f f (!) p <3 T() p(и н ф о р м;3 ц и я и О (г у»; с -.

И2 i -И ВЫ. 0,1. Р f (!if)«, 3«. I!IT«i!Ь 6, Г;1Кп >! 06Р2ЗОМ, ИЧ(«1 (. ТО. i i)l(0 !3!>I X();1013, СKO, I f)i(() II() l имеется Во 13((. ll к,)лвилтх рс ЭМИ. 112 к!!ri>дом IIH БЫ КО (ОВ,(t IIIII(()pi!TOp()f3 t);it tlj)(3(., и1T«if«f 6 IIOBB.!Я!01(. Я»2!!К1! IIXIIIX,IВ<ОВ O (Квяж30 постью (2), соо! I)(т(тю K)lf(ff«чсяплр) II

2HiflfoxI рлзря !с 1(()иг.:3 6> и, г). !3!l три

I I!3

ЧЯ СТО ГЯ «2 Х1ИХ П;! ЧСK СООТВСТ(Т()Х С! I I« ГО Г(. иоть!. Е;c, I II If<3 ???? <3 !)??ixoлл 8) IIH)K ) од!к)Bр«чснllo л!3«к.l )ви! Ilи или бол«с, то

o6j) <3hx ?? ?????? ???? )!>! я Il H tit. к и х! Ичгf I>«of), K!3 к II()каза»о If<3 фи!..,3;f. В ць)ьи 11lllcxt В у«ил;!т«л«

I3If2KO B tI 2(TO1 Ы ).(! 1 1 В1>!.(с, I Я ЮТСЯ сх М м

i hi(ВЯЗКО 2("I O f I!hi() «f1 f II 2. I Ы КЯ К !10K

4 с ) I t 2 (!) и г. 3(.

Е(ос К0,1ЬК) pO() IIH Я i HCTt> ф<3 21>1 зл И Ii )12(> I

8 р2 яр Ядов, ТО 06((ИС I II!3ilCT(. и ТО)1 lfO(Tl)

В 256 по

Тя ки ч 06 p2 30(f. ВВсл(>и ис) I f0l)bix «H. 1()ii (блока 5 памяти, ()локл 7 задержки, р;цtf p«;3«iI !iTf>;l «t 6 ) 110 B)Oil B(! I (!!(. (! IfpOB(3 Tb «.1! юврсчсllifo ti;lcToThi Всех тинов музыкального звукоряля, I To рл Iflffp«t«T фупкциоиальныс возможности устройст!32. (хром« тог0, путеxl причсисния крупных фуикциоцяль50

ЦСI!(.I! II IIОВЫ!I I 2(Т(Я I! Р<3ООТ!)I устройств;). ())О()-"."-" « ""!)("((и)!

Гс II«pi ч;!«T()T «л(к-. 1)оч,:

КВЛ Ь!IО! () 11 II(ГР ) )!(If ;I t () I>>Рж

)234878 а с ст г cR и счетчик, а также сумматор и вычислительное устройство, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения одновременного генерирования всех частот звукоряда при одновременном повышении надежности работы, в него введены блок памяти, распределитель импульсов и блок задержки, причем выход тактового генератора подключен к тактовому входу вычислительного устройства, а через блок задержки — к входу разрешения записи канала А блока памяти и входу разрешения выдачи информации вычислительного устройства, выходы разрядов счетчи ка подключены к соответст ву ющи м входам канала А блока памяти, к первой группе входов сумматора и к адресным входам распределителя, выход нулевого состояния счетчика соединен с второй группой входов сумматора и с входом переноса вычислительного устройства, выходы сумматора подключены к соответствующим входам адреса канала В блока памяти, входы-выходы канала А которого соединены с соответствуюгцими входами-выходами канала А вычислительного устройства, входы-выходы канала В блока памяти соединены с входамивыходами канала В вычислительного устройства со сдвигом на четыре разряда в сторону младших разрядов, причем старшие четыре разряда входов-выходов канала В вычислительного устройства заземлены, а старшие восемь разрядов входов-выходов канала В блока памяти подключены также к информационным входам распределителя, выходы которого являются выходами устройства.

I 2 34876

О е

Составитель С. Клевцов

Редактор М. Циткина Текред И. Верес Корректор Л. Обру чар

Заказ 270 I/53 Тираж 358 Ioлпнснос

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ж — 35, Раушская наб., д. 4!5

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4