Устройство для регистрации телеграфных посылок

Устройство для регистрации телеграфных посылок

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и м.б. использовано в системах телеграфной связи. Повышается точность и помехоустойчивость реге- , нерации телеграфных посыпок. Устр-во содержит интегратор t, компаратор напряжений 2, пороговый блок (ПБ) 3 ЦАП 4, источник опорного напряжения 5, счетчик импульсов 6, блок управления 7, два регистра сдвига (PC) 8и 16, два мажоритарных блока (МБ) 9и 17, два компаратора кодов 10 и 18, D-триггер 11,четьфе элемента И 12, 13, 14 и 15, элемент ИЛИ 19 и RS-триггер 20. После трех циклов анализа амплитуды входного сигнала л с KD со Uib СО vl

союЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕаЪБЛИН

ÄÄSUÄÄ izд48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный номитет сссР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) .3639177/24-09 (22) 22.08 ° 83 (46) 30.05.86. Бюл. В 20 (72) В.И.Думицкий и Ю.К.Гришин (53) 621.394.646(088.8) (56) Авторское свидетельство СССР

Ф 71f687, кл. Н 03 К 17/78, 1980.

Авторское свидетельство СССР

Ф 741459, кл. H 03 К 13/17, 1980. (54) УСТРОЙСТВО ДЛЯ РЕГЕНЕРАЦИИ ТЕЛЕГРАФНЫХ ПОСЫЛОК (57) Изобретение относится к электросвязи и м.б. использовано в сис(51) 4 Н 04 В 1/12 Н 03 И f/46 темах телеграфной связи. Повышается точность и помехоустойчивость регенерации телеграфных посылок. Устр-во содержит интегратор f компаратор напряжений 2, пороговый блок (ПБ) 3, ЦАП 4, источник опорного напряжения

5, счетчик импульсов 6, блок управления 7, два регистра сдвига (PC)

8 и 16, два мажоритарных блока (ИБ)

9 и 17 два компаратора кодов 10 и

18, D-триггер !1,÷åòûðå элемента И

12, 13, 14 и 15, элемент ИЛИ 19 и

RS — триггер 20, После трех циклов .анализа амплитуды входного сигнала

12349 определяется его максим. значение.

Длительность циклов анализа амплитуды входного сигнала намного меньше длительности элементарной посылки.

При появлении на входе интегратора

1 низкого уровня "О" (стартовая посылка) на выходе RS-триггера 20 появляется низкий уровень преобразованной телеграфной посылки. При появлении на входе интегратора 1.

77 высокого уровня (токовая посылка)

RS-триггер 20 переходит н новое состояние, соответствующее высокому уровню преобразованной посылки (токовой посылки) входного сигнала, Цель достигается введением ПБЗ, PC 8 и 16, МБ 9 и 17, компараторов кодов 10 и

18, D†- триггера 11, элементов И 12, 13, 14 и 15, элемента ИЛИ 19 и

RS-триггера 20, 1 з,п.ф-лы, 1 ил.

Изобретение относится к электросвязи и может использоваться для регенерации телеграфных посылок в системах телеграфной связи.

Целью изобретения является повышение точности и помехоустойчивости регенерации телеграфных посылок.

На чертеже представлена структурная электрическая схема устройства для регенерации телеграфных посылок.

Устройство для регенерации телеграфных посылок содержит интегратор

1, компаратор 2 напряжений, пороговый блок 3, цифроаналоговый преобразователь (ЦАП) 4, источник опорного ,напряжения 5, счетчик 6 импульсов, блок управления 7, первый регистр 8 сдвига, первый мажоритарный блок 9, второй компаратор 10 кодов, D-триггер 11, первый, второй, третий, четвертый элементы И 12 — 15, второй регистр 16 сдвига, второй мажоритарный блок 17, первый компаратор 18 кодов, элемент ИЛИ 19, RS-триггер 20.

Пороговый блок 3 содержит делитель напряжения 21 и пороговый элемент 22.

Блок управления 7 содержит формирователь 23 тактовых импульсов, RS-триггер 24, первый, второй и третий элементы И 25 — 27.

Первый регистр 8 сдвига содержит первый, второй и третий разряды

28 — 30.

Второй регистр 16 сдвига содержит первый, второй, третий и четвертый разряды 31 — 34.

Устройство для регенерации телеграфных посылок работает следующим образом.

При входном сигнале с низким уровнем (V „=. О), поступающим на вход устройства для регенерации телеграфных посылок, напряжение на выходе ин5 тегратора 1 (U„ ) равно выходному напряжению urn 4 (U ), на выходе компаратора 2 высокий уровень сигнала, который запрещает подачу тактовых импульсов 71 (высокой частоты) с первого тактового выхода блока управления 7 на счетный вход счетчика 6. При П„ = П импульсом Т » с четвертого тактового выхода блока .управления 7 счетчик б устанавливается. в начальное состояние. На выходах счетчика 6 устанавливается кодовая комбинация 00000, которая переписывается в первый регистр 8 тактовыми импульсами Т2, поступающими со второго тактового выхода блока управления 7.

В первый разряд 28 первого регистра 8 (один раз за цикл работы

ПАП 4) записывается информация (число) со счетчика 6 полностью, а во второй и третий разряды 29 и 30 первого регистра 8 записывается чис- ло, деленное на два. При этом используются тактовые импульсы Т2.

Тактовые импульсы Тl подаются на счетный вход D-триггера 11, который управляется по D-входу пороговым блоком 3, вход которого подключен к выходу интегРатоРа 1. Поэтому на выходе порогового блока 3 будет сигнал

"О". На прямом выходе D-триггера 11 будет также сигнал "О", Блок управления 7 выдает тактовые

40 импульсы, которые формируют цикл работы устройства для регенерации

12349 телеграфных посылок; тактовые импульсы Т! поступают на вход счетчика

6 только с разрешения компонен та 2 а начало счета ЦАП 4 происходит по тактовым импульсам Т4.

Если на входе интегратора 1 появился нарастающий фронт сигнала

> 0 гогда на его выходе появляетК» ся задержанное плавно нарастающее напряжение. И как только разность fp напряжений на первом и втором входах компаратора 2 достигла порога срабатывания (U„„) Б — У > U,, на его

II II выходе появляется уровень 0, который поступает на вход блока управления 7 (Ha RS-триггер 2 4 ) . При появлении тактового импульса Т4 RS-триг" гер 2 4 разрешает подачу тактовых импульсов T i через первый элемент И 25 на счетный вход счетчика 6 . Последний начинает счет и на е го выходе появляется двоичная информация, к оторая преобразуется ЦАП 4 в аналоговый сигнал и подается на первый вход компаратора 2 . Как только напря - 5 жение U< на пер в ом входе к омпа ратора

2 станет равным напряжению U, на его втором входе, на выходе к омпара тора 2 появится высокий уровень (сигнал " 1 "), который, поступив на вход блока управления 7, запр етит подачу тактовых импульсов Т 1 на счетчик 6 .

При этом на выходе счетчика 6 . появится кодовая комбинация, соответствующая уровню аналогового сигнала на

35 входе устройства для регенерации телеграфных посылок.

Тактовым импульсом Т2 происходит перезапись двоичнои информации со счетчика 6 в первый разряд 28 перво- 4О го регистра 8. Пусть, например, в первый разряд была записана кодовая комбинация 00011. При этом 0-триггер f1 остался в прежнем положении. Напряжение на втором входе компаратора 2 продолжает плавно нарастать, и при U„ > U на его выходе появляется уровень "0", разрешающий подачу тактовых импульсов Т1 на счетчик 6 после появления тактового импульса

Т4. Данный процесс продлится до момента времени, при котором будет выполняться условие U = U . Пусть это будет соответствовать кодовой комбинации 010 10. До получения этой комби-> нации на выходе порогового блока 3 появляется высокий уровень напряжения, поступающий на 0-вход D-триггера 11, ?7 4 который по тактовому импульсу Т1

II tt и ер ех одит в состояние 1 на е г о п и и попрямом выходе уровень 1 . ри появлении тактового импульса Т2 происходит перезапись кодовой комбинации со счетчика 6 в первый разряд

28, а предыдущий поделенный код поступает во второй разряд 29, Таким образом, в первом, втором и третьем разрядах 28 — 30 первого регистра 8 записаны следующие комбинации: 0101, 0001, 0000 °

Полученные кодовые комбинации параллельно поступают на мажоритарный блок 9, где они сравниваются, В результате на выходе мажоритарного блока 9 появляется кодовая комбинация 0001. Одновременно на второй компаратор 10 поступают кодовые комбинации с первого разряда 28 первого регистра 8 (код А) и с первого мажоритарного блока 9 (код В) . В результате сравнения значений поступающих кодов на втором выходе (А В) второго компаратора 10 появляется высокий уровень "1", поскольку код А (0101) превышает код В (0001) .

После трех описанных циклов анализа амплитуды входного сигнала в первом, втором и третьем разрядах

28-30 первого регистра 8 запишутся следующие кодовые комбинации: 1100, 1100, 0101. Тогда на выходе первого мажоритарного блока 9 будет кодовая комбинация 1100 и на первом выходе (А=В) второго компаратора 1О появится высокий уровень "1",что соответствует равенству кодов А и В. Это означает, что входной сигнал достиг в данный момент времени установившегося максимального значения.

В

Высокий уровень "1" со второго компаратора 10 поступает на первые входы первого и третьего элементов

И 12 н 14, но полное разрешение приходит только на первый элемент И 12, на третьем входе которого присутствует высокий уровень 1 с прямого выхода D-триггера 11. Тактовый импульс ТЗ из блока управления 7 через первый элемент И 12 поступает на первый разряд 3 1 второго регистра

16 и записывает в него с выхода первого мажоритарного блока 9 среднее значение текущего кода 1100. Если входной сигнал будет постоянным, то при последующих циклах анализа кодовая комбинация с первого разряда!

31 второго регистра 16 не перепишет1234977 ся во второй, третий и четвертый разряды 32-34, При появлении на входе интеграI1 I I тора 1 низкого уровня О (-"Te tòàвая посылка) на выходе интегратора напряжение плавно начинает снижаться до нулевого значения. При записи тактовым импульсом Т2 в первый разряд 28 кодовой комбинации 01110 в 10 первом, в.ором и третьем разрядах

28-30 первого регистра 8 записываются следующие кодовые комбинации:

Оil11, 1100, 1100. На третьем выходе (A B) второго компаратора 10 появ- 15

II I II ляется высокий уровень, который поступает на первый вход четвертогс элемента И 15, на третьем входе которого присутствует сигнал с низким

; уровнем "О". Следовательно, в этом 20 цикле тактовый импульс ТЗ через четвертый элемент И 15 на тактовый вход второго разряда 32 не попадает.

При переходе в одном из последующих циклов анализа амплитуды входного сигнала D-триггера 11 в состояние "О" (на его инверсном выходе уровень " 1") сигнал с инверсного вь;:.— хода D-триггера 11 поступает на третий вход четвертого элемента И 15. Зп

Тактовый импульс проходит через четвертый элемент И 1 и переписывает кодовую комбинацию из первого разряда 31 во второй разряд 32. Далее происходит сравнение кодовых ком-бинаций, записанных в нервом и втором разрядах 31 и 32, во втором мажоритарном блоке 17. При этом кодовые комбинации в первом и втором разрядах

31 и 32 второго регистра 16 состав4О ляют 1100, 1100, в то время как в третьем и четвертом разрядах 33 и 34 могут быть записаны произвольные кодовые комбинации. На выходе второго мажоритарного блока 17 будет значение

45 кода 1100, которое поступает на первмй компаратор 18, на который также поступает текущий код с первого разряда 28 первого регистра 8 0001. При этом на первом выходе первого компаратора 18 появляется высокий уро50 вень "1" (так как код 1 100 превышает код 0001), который через элемент

ИЛИ 19 поступает на КБ-триггер 20.

На выходе RS-.òðèããåðà 20 появляется низкий уровень преобразованной телеграфной посылки, Цлительность циклов анал1лза амплитуды входного сигнала намного меньще,плительности элементарной посылки. Поэтому при анализе бестокояой посылки в первом регистре 8 в определенное время устанавливаются одинаковые коды, но перезаписи мажоритарного значения кода из второго разряда 32 в третий разряд 33 не будет. Но при появлении на входе интегратора 1 высокого уровня (токовая пось лка) на его выходе появляется плавно нарастающее напряжение ° Снова срабатывает пороговый блок 3, и на прямом выходе Ь-триггера 11 появляется высокий уровень напряжения, который поступает на третьи входы первого и второго элементов И 12 и 13.

При записи в этот момент в первом, втором и третьем разрядах 28-30 пер" зого регистра 8 кодовых комбинаций

0111 0101,0000 соответственно на выходе первого мажоритарного блока 9 лмеется кодовая комбинация 0101Ä а на втором выходе второго компаратора 10 — сигнал " 1"„ которь.. поступает на первый вход второго элемента .И 13. Через него проходит тактовый импульс ТЗ и перезаписывает код

1100 из второго разряда 32 в третий разряд 33. Далее второй мажоритарный блок 17 производит одновременное

=равнение кодов первого, второго и четвертого разрядов 31, 32 и 34. В результате на выходе втор<. о мажоритарного блока 17 формируется код

1100, При поя.. энни на втором выходе первого компаратора 18 высокого уровня "1", RS-триггер 20 .переходит в новое состояние, соответствующее высокому уровню преобразованной посылки (токовой посылки) входного сигнала.

Запись кодовой комбинации 1100 в четвертый разряд 34 второго регистра 16 происходит при последующем появлении бестоковой посылки, когда хотя бы в первом и втором разрядах

28 и 29 (втором и третьем разрядах

29 и ЗО) первого регистра 8 будут равные кодовые комбинации, соответствующие уровню "0 1. формула изобретения

1. Устройство для регенерации телеграфных посылок, содержащее последовательно соединенные блок управления„ счетчик импульсов, цифроаналоговый преобразователь и компаратор

13 3.i 977

45

ИШИПИ Заказ 2990/58 Тираж 62ч

Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 напряжений, а также интегратор и источник опорного напряжения, выход которого подсоединен к опорному входу цифроаналогового преобразователя, выход интегратора подсоединен к второму входу компаратора напряжений, выход которого подсоединен к входу блока управления, причем вход интегратора является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения точности и помехоустойчивости регенерации телеграфных посылок, в него введены последовательно соединенные первый регистр сдвига, первый мажоритарный блок, второй регистр сдвига, второй мажоритарный блок, первый компаратор кодов, элемент ИЛИ и RS-триггер, оследова=ельно соединенные пороговый блок и D-триггер, последовательно соединенные второй компаратор кодов и первый элемент И, а также второй, третий и четвертый элементы И, при этом первые входы второго,. третьего и четвертого элементов И подключены соответственно к второму, первому и третьему выходам второго компаратора кодов, первый тактовый выход блока управления подсоединен к счетному входу D-триггера, второй тактовый выход блока управления подсоединен к тактовым входам первого, второго и третьего разрядов первого регистра сдвига, третий тактовый выход блока управления подсоединен к вторым входам первого, второго, третьего и четвертого элементов И, четвертый тактовый выход блока управления подсоединен к управляющему входу счетчика импульсов, выход которого подсоединен к информационному входу первого регистра сдвига, выход интегратора подсоединен к входу порогового блока, первый выход первого разряда первого регис ра сдвига подсоединен к второму входу первого компаратора кодов, второй выход первого разряда первого регистра сдвига подсоединен к первому входу второго компаратора кодов и второму входу первого мажоритарного блока, третий вход которого подключен к выходу второго разряда первого регистра сдвига, выход первого мажоритарного блока подсоединен к второму входу второго компаратора кодов, инверсный выход D-триггера подсоединен к третьим входам третьего и четвертого элементов И, прямой выход D-триггера подсоединен к третьим входам первого и второго элементов

И„ выходы первого, второго, третьего и четвертого элементов И подсоединены к тактовым входам соответственно первого, третьего, четвертого и второго разрядов второго регистра сдвига, выходы первого и второго разрядов второго регистра сдвига подсоединены соответственно к второму и третьему входам второго мажоритарного блока, а третий выход первого комдаратора кодов подсоединен к R- входу RS — триггера причем выход RS -тригера является выходом устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления выполнен в виде последовательно соединенных формирователя тактовых импульсов и первого элемента

И, последовательно соединенных

RS-триггера и второго элемента И, а также третьего элемента И, второй вход второго элемента И подключен к второму выходу формирователя тактовых импульсов, третий выход ко "орого подсоединен к первому входу третьего элемента И, второ- вход которого подключен к инверсному выходу RS-триггера, четвертый выход формирователя тактовых импульсов подсоединен к

S-входу RS-триггера, прямой выход которого подсоединен к второму входу первого элемента И, причем К-вход

RS-триггера является входом блока управления, первый выход формирователя тактовых импульсов является первым тактовым выходом блока управления, выходы второго и третьего элементов И являются соответственно вторым и третьим тактовыми выходами блока управления, четвертый выход формирователя тактовых импульсов является четвертым тактовым выходом блока управления, а выход первого элемента И является управляющим выходом блока управления.