Устройство тактовой синхронизации

Устройство тактовой синхронизации

Иллюстрации

Показать все

Реферат

 

Изобретение может использоваться при передаче дискретной информации и является дополнительным к изобретению по а,с. № 617856. Сокращается время обнаружения сбоев синхронизации и повышается точность синхронизации. В устройстве текущий контроль осуществляется только при возникновении ава-рийной ситуации и непосредственно после ее возникновения. Для этого счетчики импульсов 10 и II с взаимным сбросом считают сигналы коррекции фазы Добавление и Вычитание соответственно , поступающие с узла коррекции фазы (УКФ) 2. В вычитающем блоке 12показания счетчиков импульсов 10 и 11 вычитаются. Определитель модуля 13находит модуль разности сигналов коррекции. В решающем блоке (РБ) 14 происходит сравнение полученного значения с порогом. Если порог не превышается , сигнал с РБ 14, поступая на коммутатор 7, не разрешает контроль. Корректирующая частота с УКФ 2 поступает на делитель частоты (ДЧ) 3. С выходов ДЧ 3 поступают импульсы Интегрирование , Хранение, Сброс и импульсы дешифрации соответственно г- ----л SS to оо j; fi 00 4;;:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК,; SU„„1234984 л) 4 H 04 L 7/02

/,»

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К A BTOPGHOMV СВИДЕТЕЛЬСТВУ (61) 617856 (21) 3820936/24-09 (22) 06.12.84 (46) 30.05.86. Бюл. 1! - 20 (72) А. 3. Бураковский и Ф. Г. Кишиневский (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

И 617856, кл. Н 04 L 7/02, 1977. (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение может использоваться при передаче дискретной информации и является дополнительным к изобретению по а.с. Ф 617856. Сокращается время обнаружения сбоев синхронизации и повышается точность синхронизации. В у"тройстве текущий контроль осуществляется только при возникновении аварийной ситуации и непосредственно после ее возникновения. Для этого счетчики импульсов 10 и 11 с взаимным сбросом считают сигналы коррекции фазы "Добавление" и "Вычитание" соответственно, поступающие с узла коррек. ции фазы (УКФ) 2. В вычитающем блоке

l2 показания счетчиков импульсов 10 и 1! вычитаются. Определитель модуля

13 находит модуль разности сигналов коррекции. В решающем блоке (РБ) 14 происходит сравнение полученного значения с порогом. Если порог не превышается, сигнал с РБ 14, поступая на коммутатор 7, не разрешает контроль.

Корректирующая частота с УКФ 2 поступает на делитель частоты (ДЧ) 3 . С выходов ДЧ 3 поступают импульсы Интегрирование, "Хранение", "Сброс" и импульсы дешифрации соответственно

1234984 на дискриминатор 4, накопитель 9 синхросигнала и через коммутатор 7 на

ДЧ 6. На другие входы дискриминатора

4 и накопителя 9 синхросигнала поступает через коммутатор 7 рабочий сигнал. Дискриминатор 4 выдает знаковую функцию на УКФ 2, по которой он вырабатывает импульсы "Добавление", "Вычитание". Накопитель 9 синхросигнала вырабатывает сигнал рассинхро-. низации на анализатор 8 сбоев синхроимпульсов и на УКФ 2 для быстрого вхождения в синхрониэм. Если сигнал с определителя модуля 13 превышает порог, РБ 14 вырабатывает сигнал, разрешающий контроль, по которому вместо рабочего сигнала через коммутатор 7 проходит проверочный сигнал с анализатора 8 сбоев синхроимпульсов. ил.

Изобретение относится к передаче дискретной информации, в частности к устройствам тактовой синхронизации многоканальных модемов с фаэоразностной модуляцией.

Целью изобретения является сокращение времени обнаружения сбоев синхронизации и повышение точности син хронизации.

На чертеже приведена структурная электрическая схема устройства тактовой синхронизации.

Устройство тактовой синхронизации содержит задающий генератор l, узел коррекции фазы 2, делитель частоты

3, дискриминатор 4, блок управления

5 демодулятором, дополнительный делитель частоты 6, коммутатор 7, анализатор 8 сбоев синхроимпульсов, накопитель 9 синхросигнала, счетчики импульсов 10 и 11 с взаимным сбросом, вычитающий блок 12, определитель модуля 13 и решающий блок 14.

Устройство тактовой синхронизации работает следующим образом.

Счетчики импульсов 10 и 11 с взаимным сбросом считывают сигналы коррекции фазы "Добавление" и "Вычитание" соответственно, после чего показания счетчиков импульсов 10 и II вычитаются.в вычитающем блоке 12 и определитель модуля 13 находит модуль разности сигн .лов коррекции. При переполнении какогф-либо из счетчиков импульсов 10 (или 11) вырабатывается импульс сброса на другой счетчик им" пульсов ll (или 10) . В решающем блоке 14 определяется, превышает ли величина модуля разности устанавливаемый порог. Если порог не превышается, 5

2S

ЗО то решающий блок 14 запрещает режим контроля и в этом случае не выдает сигнала контроля на коммутатор 7. С выхода узла коррекции фазы 2 поступа ет корректирующая частота Е на дек литель частоты 3, в котором каждую посылку вырабатываются импульсы, соответствующие интервалам временной привязки, импульсы "Интегрирование

"Хранение", "Сброс" и импульсы дешифрации. Эти импульсы поступают на дискриминатор 4„ накопитель 9 синхро" сигнала и через коммутатор 7 на вход дополнительного делителя частоты 6.

На другие входы дискриминатора 4 и накопителя 9 синхросигнала поступает входной рабочий сигнал $Р через коммутатор 7. Дискриминатор 4 выдает знаковую функцию на узел коррекции фазы 2, по которой он вырабатывает импульсы добавления-вычитания. Накопитель 9 синхросигнала вырабатывает сигнал "Строб" на вход анализатора 8 сбоев синхроимпульсов и сигнал "Рассинхронизация", поступающий на индикацию в анализатор 8 сбоев синхпоимпульсов, а также на узел коррекции фа.зы 2 для быстрого вхождения в синхронизм.

Если же порог в решающем блоке 14 превышен модулем разности сигналов коррекции, то он вырабатывает сигнал, разрешающий режим контроля. Из импуль" сов, вырабатываемых дополнительным делителем частоты 6, в решающем блоке 14 формируется сигнал, соответствующий интервалу контроля, и сигнал, определяющий периодичность следования циклов контроля, причем с выхода решающего блока 14 сигнал интервала

Составитель В. Евдокимова

Редактор К. Волощук Техред И.Попович Корректор С. Иекмар

Заказ 299)!59

Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и .открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 12349 контроля поступает на коммутатор 7, прерывающий управление от делителя частоты 3 на дополнительный делитель

6, а также выключает подачу рабочего сигнала Яр и подключает проверочный сигнал " уточки на дискриминатор 4 и накопитель 9 синхросигнала.

Проверочный сигнал "8 точки" подается с выхода анализатора 8 сбоев синхроимпульсов. В режиме контроля устройство работает по этому сигналу.

После проведения цикла контроля устройство снова переходит в рабочий режим с соответствующим периодом.

В результате введения постоянного анализа ситуации в канале связи исклю- 0 чается контроль синхронизма циклами на протяжении всего времени работы модема. В предложенном устройстве текущий контроль осуществляется только при возникновении аварийной ситуации и непосредственно после ее возникновения. Это сокращает время обнаружения сбоев синхронизации, а отсутствие состояния "Контроль" при нормальной работе улучшает точность синхронизации.

84 4

Формула изобретения

Устройство тактовой синхронизации по авт. св.9 617856, о т л и ч аю щ е е с я тем, что, с целью сокращения времени обнаружения сбоев синхронизации и повышения точности синхронизации, введены два счетчика импульсов с взаимным сбросом и последовательно соединенные вычитающий блок, определитель модуля и решающий блок, при этом к входам счетчиков импульсов с взаимным сбросом подключены дополнительные выходы узла коррекции фазы, а выходы счетчиков импульсов с взаимным сбросом подключены к соответствующим входам вычитающего блока, выход решающего блока подключен к дополнительному входу коммутатора, управляющий вход решаю" щего блока объединен с первым входом анализатора сбоев синхроимпульсов, дополнительный выход накопителя синхросигнала подключен к второму дополнительному входу анализатора сбоев синхроимпульсов и к первому дополнительному входу узла коррекции фазы, к второму входу которого подключен дополнительный выход дискриминатора, а второй выход коммутатора подключен к дополнительному входу накопителя синхросигнала.