Распределитель уровней

Распределитель уровней

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании устройств управления. Целью изобретения является повышение надежности работы распределителя уровней за счет исключения сбоев в условиях перекрытия единичных уровней тактовых сигналов. Распределитель уровней содержит формирователь тактовых сигналов, четыре ячейки памяти , каждая из которых состоит из первого и второго элементов И-НЕ. Повышение надежности в распределителе уровней достигается за счет ввода дополнительных связей между элементами ячейки памяти, исключаюш,их ложное срабатывание ячеек памяти. 1 ил. 1чЭ со С5 ел ел 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„,, 1236554 А1 (5ö 4 з 11 С 19 00 Н

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

) 5 L !

Э

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3678820/24-24 (22) 27. 12.83 (46) 07.06.86. Бюл. № 2! (72) Л. П. Петренко и В. В. Краснов (53) 681.327.66 (088.8) (56) Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. — М.:

Советское радио, 1975, с. 291, рис. 6 — 24.

Там же, с. 294, рис. 6.26. (54) РАСПРЕДЕЛИТЕЛЬ УРОВНЕЙ (57) Изобретение относится к вычислительной технике и может быть использовано при проектировании устройств управления. Целью изобретения является повышение надежности работы распределителя уровней за сче1 исключения сбоев в условиях перекрытия единичных уровней тактовых сигналов. Распределитель уровней содержит формирователь тактовых сигналов, четыре ячейки памяти, каждая из которых состоит из первого и второго элементов И вЂ” HE. Повышение надежности в распределителе уровней достигается за счет ввода дополнительных связей между элементами ячейки памяти, исключающих ложное срабатывание ячеек памяти. 1 ил.

1 236554

Формула изобретения

ВНИИПИ Заказ 3014I55 Тираж 543 Подписное

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано при проектировании устройств управления.

Цель изобретения — повышение надежности работы распределителя уровней за счет исключения сбоев в условиях перекрытия единичных уровней тактовых сигналов.

На чертеже изображена схема распределителя уровней.

Распределитель уровней содержит формирователь l тактовых сигналов, четыре ячей- 1О ки 2 памяти, каждая из которых состоит из первого 3 и второго 4 элементов И вЂ” HE, вход 5 распределителя, выходы 6.

Распределитель уровней работает следующим образом.

На выходах формирователя 1 тактовых сигналов, который выполнен, например, из мультивибратора, выходы которого через элемент задержки и непосредственно подсоединены через элемент ИЛИ к прямому и инверсному выходам формирователя для обес- ро печения перекрытия высоких уровней выходных сигналов в интервалах времени 4—

t»; ts — 4; Ь вЂ” ts, 1з — tio. Сформированные таким образом тактовые сигналы поступают на первые входы первых элементов И вЂ” НЕ всех ячеек памяти.

При подаче сигнала низкого уровня на вход 5 на выходе второго элемента И—

HE 4 первой ячейки памяти устанавливается высокий уровень, который поступает на первый вход первого элемента И вЂ” HE 3 и, учитывая, что в течение времени t — t4 на втором входе первого элемента И вЂ” НЕ 3 присутствует высокий уровень, также как и ка третьем его входе. В результате на выходе 6 устанавливается низкий уровень сигнала, который поступает на второй вход ВТорого элемента И вЂ” HE 4 и в течение времени 12 — 16 удерживается низкий уровень на выходе 6. Этот же низкий уровень сигнала поступает на первый вход второго элемента И вЂ” НЕ 4 второй ячейки памяти, в ре- 40 зультате на первый вход первого элемента

И вЂ” НЕ 3 этой ячейки памяти поступает высокий уровень сигнала, а также на третий вход первого элемента И вЂ” НЕ 3 третьей ячейки памяти, на котором имеется низкий уровень и после момента времени 1е в течение времени задержки первого элемента И вЂ” НЕ первой ячейки памяти.

В течение времени tq — t»; на первом входе первого элемента И вЂ” HE 3 второй ячейки памяти действует высокий уровень, который приводит к появлению на выходе 6 низкого уровня сигнала, который поступает через второй элемент И вЂ” НЕ 4 на третий вход первого элемента И вЂ” НЕ 3, а также на первый вход второго элемента И вЂ” НЕ 4 . третьей ячейки памяти, которая не срабатывает, поскольку на первом входе первого элемента И вЂ” -НЕ 3 в это время присутствуст низкий уровень. Низкий уровень с выхода 6 второй ячейки памяти поступает на первый вход первого элемента И вЂ” НЕ 3 четвертой ячейки памяти, которую блокирует в течение времени t,— tt» и т. д.

Распределитель уровней, содержащий формирователь тактовых сигналов и четыре ячейки памяти, каждая из которых состоит из двух элементов И вЂ” НЕ, причем первый вход первого элемента И вЂ” НЕ каждой ячейки памяти соединен с выходом второго элемента

И вЂ” HE данной ячейки памяти, выходы первых элементов И вЂ” НЕ первой, второй, третьей и четвертой ячеек памяти соединены с первыми входами второго элемента И вЂ” НЕ второй, третьей, четвертой и первой ячеек памяти соответственно и являются выходами распределителя, вторые входы первых элементов И вЂ” НЕ нечетных и четных ячеек памяти соединены с первым и вторым выходами формирователя тактовых сигналов соответственно, отличающийся тем, что, с целью повышения надежности распределителя, выход первого элемента И вЂ” НЕ каждой ячейки памяти соединен с вторым входом второго элемента И вЂ” HE данной ячейки памяти, выходы первых элементов И вЂ” НЕ первой, второй, третьей и четвертой ячеек памяти соединены с третьими входами первых элементов И вЂ” HE третьей, четвертой, первой и второй ячеек памяти соответственно, третий вход второго элемента И вЂ” HE первой ячейки памяти является входом распределителя.