Устройство для контроля кинематической погрешности зубчатых передач

Устройство для контроля кинематической погрешности зубчатых передач

Иллюстрации

Показать все

Реферат

 

Изобретение относится к средствам контроля зубчатых колес и передачи и позволяет уменьшить время обработки поступающей информации о кинематической погрешности зубчатой передачи и отдельных ее звеньев за счет того, что каждое, отдельное звено , содержащее арифметическое устройство и управляемую линию задержки, позволяет на его выходе исключить гармонические составляющие, частоты которых кратны частоте вращения одного из звеньев механизма и присутствующие на входе передачи. Изобретение позволяет получить оценки периодических составлякяцих кинематической погрешности и их спектров по результатам измерения кинематической погрешности за время, существенно меньшее времени, за которое происходит период полного цикла пересопряжения элементов зубчатого механизма. 5 ил. i W to со CD

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5D 4

ОПИСАНИЕ ИЗОБРЕТ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И, ОТНРЫТИЙ (21) 3744712/25-28 (22) 15.02.84 (46) 15.06.86. Бюл. В 22 (71) Белорусский ордена Трудового

Красного Знамени государственный университет им. В.И.Ленина (72) В.Г.Василенко (53) 531.717.2:621.833(088.8) (56) Авторское свидетельство СССР

У 998852, кл. G 01 В 7/28, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КИНЕИАТИЧЕСКОЙ ПОГРЕШН )СТИ ЗУБЧАТЫХ ПЕРЕДАЧ (57) Изобретение относится к средствам контроля зубчатых колес и передачи и ноэволяет уменьшить время обработки поступающей информации о кинематической погрешности зубчатой

„.ЯО„„1237902 А1 передачи и отдельных ее звеньев за счет того, что каждое отдельное звено, содержащее арифметическое устройство и управляемую линию задержки, позволяет на его выходе исключить гармонические составляющие, частоты которых кратны частоте вращения одного из звеньев механизма и присутствующие на входе передачи. Изобретение позволяет получить оценки периодических составляющих кинематической погрешности и их спектров по результатам измерения кинематической погрешности за время, существенно меньшее времени, за которое происходит период полного цикла пересопряжения элементов зубчатого механизма. 5 ил.

1 12379

Изобретение относится к машиноi"ò0îåíèþ, а именно к средствам конт1галя зубчатых передач.

Це и изобретения . — повышение производительности контроля путем обес5 печения получения необходимого объема информации и оценки периодических составляющих и их спектров на временном интервале, меньшем периода функции кинематической погрешности.

10 На фиг. 1 изображена структурная схема устройства для контроля кинематической погрешности зубчатых пере дач; на фиг. 2 — структурная схема блока управления, левая часть; на фиг. 3 — то же, правая часть; на фиг. 4 — структурная схема блока сопряжения; на фиг. 5 — структурная схема арифметических устройств.

Устройство для контроля кинематической погрешности зубчатых передач содержит датчики 1 и 2 углов поворота начального и конечного звеньев контролируемой зубчатой передачи 3, блок 4 измерения кинематичеекой погрешности, первый вхац которого соединен с выходом датчика 1 начального звена, второй вход — с выходом датчика 2 конечного звена, сумматор

5 блок б синхронизации, первый вход

Ъ 9

30 которого подключен к выходу датчика

1 начального звена-, второй вход— к выходу датчика 2 конечного звена, блок 7 управления, первый выход которого связан с третьим входом блока б синхронизации, первый и второй входы блока 7 управления связаны соответственно с первым и вторым выходами блока б синхронизации, два блока 8 и 9 буферной памяти, первый, второй и третий входы каждого из ка40 тарых соединены соответственна со вторым, третьим, четвертым, пятым, шестым и седьмым выходами блока 7 управления, вьгходы первого и второго блоков 8 и 9 буферной памяти соединены соответственно с первым и вторым входами сумматора, блок 10 сопряжения, первый вхац которого соединен с восьмым выходом блока 7 управления, второй вход — с выходом сумматора 5, 50 первый выход — с третьим входом блока 7 управления, вычислитель 11, вход которого связан с вторым выходам блока 10 сопряжения, выход — с третьим входом блока 10 сопряжения, и регистратор 12, вход которого подключен к четвертому выходу блока 10 сопряжения, выход — к четвертому

02 з входу последнего. Устройство снабжена также блоком 13 запрета, первый вход которого связан с выходом блока

4 измерения кинематической погрешности, второй вход — с девятым выходом блока 7 управления„ выход блока запрета — с третьим входом сумматора 5, двумя арифметическими блоками 14 и

15, соединенными последовательно, первый вход одного из которых соединен с выходом сумматора 5, вторые входы каждого из арифметических блоков 14 и 15 соединены соответственно с десятым и одиннадцатым вьгходами блока 7 управления, двумя линиями

16 и 17 задержки, первые и вторые входы каждой из которых подключены соответственно к двенадцатому, тринадцатому, четырнадцатому и пятнадцатому выходам блока 7 управления, третий вход первой линии 16 задержки соединен с выходом сумматора 5, третий вход второй линии 17 задержки с выходсм первого арифметического блока 14, выходы каждой из линий 16 и 17 задержки подключены к третьим входам первого и второго арифметических блоков 14 и 15, выходы первого и второго арифметических блоков 14 и 15 соединены соответственно с пятым и шестым входами блока 10 сопряженин.

Блок 7 управления выполнен в виде коммутатора-распределителя 18, переключателя 19 установки кода последовательности подавления периодических составляющих, выход которого соединен с первым входом коммутатора-рас/ пределителя 18, второй и третий входы последнего являются первым и вторым входами блока 7 управления, переключателя 20 установки данных о передаче, выход которого является первым выходам блока 7 управления, переключателя 21 установки кода формы вывода информации, двух переключателей

22 и 23 установки кодов режима рабаты арифметических блоков, выходы ко— тарьгк являются соответственно десятым и одиннадцатым выходами блока 7 управления, выходы переключателя 19 установки кода последовательности подавления периодических составляющих, переключателя 20 установки данных о передаче, переключателя 21 установки кода формы вывода информации, двух переключателей 22 и 23 установки кадаз режима работы арифметических блоков 14 и 15 являются восьмым высчетчиков соответственно, первые выходы последних соединены соответственно с первыми входами четвертого

44 и пятого 45 триггеров, выход третьего счетчика связан с вторым в- одом пятого триггера 45 и вторым входом четвертого счетчика 43, выход второй схемы ИЛИ соединен.с вторым входом четвертого триггера 44, вторым входом третьего счетчика 42, первым выходом четвертого счетчика 43 и первым входом пятого триггера 45, входы третьего 40 и четвертого 41 формирователей одиночных импульсов соединены соответственно с выходами четвертого 44 и пятого 45 триггеров, выходы — с восьмым выходом блока 7 управления, выход четвертого формирователя 41 одиночных имгульсов подключен к второму входу первой схемы 29 ИЛИ, входы первой 46 и второй 47 линий задержки соединены с первыми входами соответственно третьей 38 и четвертой 39 схемами запрета, входы и выходы первой и второй линий задержки являются соответственно двенадцатым, тринадцатым, четырнадцатым и пятнадцатым выходами блока 7 управления, первого 48, второго 49, третьего 50, четвертого 51, пятого 52, шестого 53, седьмого 54 и, восьмого 55 коммутаторов, первые входы первого 48 и пятого 50 коммутаторов соединены с первыми входами третьего 38 и четвертого

39 счетчиков соответственно, первые входы второго 49 и шестого 53 коммутаторов — с выходами третьего 42 и четвертого 43 счетчиков, первые входы третьего 50, четвертого 51, седьмого 54 и восьмого 55 коммутаторов — с выходами соответственно четвертого 44 и пятого 45 триггеров, вторые и третьи входы всех коммутаторов 48-55 являются восьмым выходом блока 7 управления, выходы первого

48 и второго 49 коммутаторов являются третьим выходом блока 7 управления, выходы третьего 50 и четвертого

51 коммутаторов являются четвертым выходом блока ? управления, выходы пятого 52 и шестого 53 коммутатора являются шестым выходом блока 7 управления, выходы седьмого 54 и восьмого 55 коммутаторов являются седьмым выходом блока 7 управления.

Блок 10 сопряжения выполнен в виде схемы 56 ИЛИ, входы которой являются первым входом блока 10 сопряжения, 1237902 ходом блока 7 управления, кнопок 24 и 25 установки и пуска, двух формирователей 26 и 27 одиночных импульсов, входы каждого из которых связаны с выходами кнопок 24 и 25 установки и пуска, асинхронного RS-триггера 28, первый и второй входы которого подключены соответственно к выходам кнопок 24 и 25 установки и пуска, выход подключен к восьмому выходу блока 7 управления, первой схемы

29 ИЛИ, первый вход которой связан с выходом первого формирователя 26 одиночных импульсов, первого триггера 30, первый вход которого связан с выходом первой схемы 29 ИЛИ, второй вход — с выходом второго формирователя 27 одиночных импульсов, выход первого триггера является девятым выходом блока 7 управления, второй схемы 31 ИЛИ, первый и второй входы которой соединены с выходами первого

26 и второго 27 формирователей одиночных импульсов соответственно, второго 32 и третьего 33 триггеров, первые входы каждого иэ которых связаны с выходом второй схемы 31 ИЛИ, двух счетчиков 34 и 35, первые входы каждого из которых соединены с выходом второй схемы 31 ИЛИ, вторые вхо30 ды второго 32 и третьего 33 триггеров связаны соответственно с первым и вторым выходами коммутатора-распределителя 18, двух схем 36 и 37 запрета, первые входы каждой из которых соединены с вьжодамк второго 32 и третьего 33 триггеров соответственно, вторые входы — с третьим и четвертым выходами коммутатора-распределителя

18, выходы каждой из схем 36 и 37 запрета связаны с вторыми входами первого 34 и второго 35 счетчиков, выходы последних подключены к восьмому выходу блока 7 управления, третий 38 и четвертый 39 схем запрета, . третьего 40 и четвертого 41 формиро- <5 вателей одиночных импульсов, третьего 42 и четвертого 43 счетчиков, четвертого 44 и пятого 45 триггеров, первой 46 и второй 47 линий задержки, первые входы третьей 38 и четвертой

39 схем запрета соединены соответственно со вторыми входами первой 36 и второй 37 схем запрета, вторые входы — с выходами четвертого 44 и пятого 45 триггеров соответственно, выходы третьей 38 и четвертой 39 схем запрета подключены к первым входам третьего 42 и четвертого 43

1237

1О

3 счетчика 57, первый вход которого соединен с выходом схемы 56 ИЛИ, триггера 58, первый вход которого соединен с вторым входом счетчика и входом схемы 56 ИЛИ второй вход

Э

5 с первым входом блока 10 сопряжения, первого коммутатора 59, первый вход которого подключен к выходу триггера

58, второй вход — к выходу счетчика

57, третий вход является третьим входом блока 10 сопряжения, второго коммутатора 60, первый вход которого соединен с выходом первого коммутатора 59, второй, третий и четвертый входы второго коммутатора 60 являются соответственно вторым, чет— вертым и пятым входами блока 10 сопряжения, третьего коммутатора 61, первый вход которого соединен с выходом второго коммутатора 60 и является вторым выходом блока 10 сопряжения и связан с четвертым входом бпо ка l0 сопряжения, второй и третий входы третьего коммутатора 61 соединены с третьим входом блока 10 сопря- жения, последний связан с четвертым выходом блока 10 сопряжения, выход третьего коммутатора соединен с первым выходом блока 10 сопряжения.

Арифметический блок 14 (или 15) выполнен в виде первой 62, второй

63, третьей 64, четвертой 65, пятой

66 и шестой 67 арифметико-логических схем, первые входы первой 62, второй

63, третьей 64 и четвертой 65 арифме35 тико-логических схем являются первым входом арифметического блока 14 или

15, вторые входы являются третьим входом арифметического блока 14 или

15, первые выходы первого 62, третьего 64 и пятого 66 арифметико-логических схем соединены с третьими входами второго 63, четвертого 65 и шестого 67 арифметико-логических схем соответственно, первые входы пятого

66 и шестого 67 арифметико-логических схем связаны со вторым выходом первого 62 и выходом второго 63 арифметико-логических схем соответственно, вторые входы пятых 66 и шестых

67 арифметико-логических схем связа50 ны со вторым выходом третьего 64 и выходом четвертого 65 арифметико-логических схем соответственно, выходы пятого 66 и шестого 67 арифметикологических схем являются выходом арифметического блока 14 (или 15), третьи входы первого 62, третьего 64, пятого 66 и четвертые входы второго

902 б

63, четвертого 65 и шестого 67 арифметико-логических схем являются вторым входом арифметического блока 14 (или 15)..

Устройство работает следующим образом.

Предварительно в блоке 7 управления с помощью переключателей (указанных на фиг. 2 и 3) устанавливаются коэффициенты преобразования интервалов следования импульсов блоком 6 синхронизации, соответствующие отношению номинальных скоростей вращения отдельных звеньев исследуемои контролируемой зубчатой передачи 3. В него также вводится информация о последовательности выделения периодических с.оставЛяющих кинематической погрешности, о режимах работы арифметических устройств 14 и 15, о виде представления результатов измерений и анализа. После включения устройства осуществляется цикл установки его в исходное состояние по командам блока 7 управления. При этом осуществляется обнуление блоков 8 и 9 буферной памяти, управляемых линий 16 и 17 задержки„ установка режима работы арифметических устройств 14 и 15, выбор каналов синхронизации блока

6 синхронизации, приведение в готовность блока 10 сопряжения и связанных с ним вычислителя 11 и регистратора 12. По команде блока 7 управления блок 13 запрета подает на вход сумматора 5 нулевой код.

После выработки блоком 7 управления сигнала о готовности к работе устройство по команде извне или автоматически переводится в рабочее состояние. После перевода устройства в рабочее состояние по команде блока 7 управления открывается блок 13 запре та и на вход сумматора 5 поступают коды. пропорциональные численному значению текущего значения кинематической погрешности исследуемой контролируемой зубчатой передачи 3, полученные блоком 4 измерения кинематической погрешности с использованием выходных сигналов датчиков 1 и 2.

На другие входы сумматора 5 при этом с выходов блоков 8 и 9 буферной памяти поступают коды. соответствующие нулевому значению кинематической погрешности. Блок 6 синхронизации формирует из сигнапов с выходов датчиков 1 или 2 импульсные последовательности, интервалы следования им1237 пульсов в которых соответствуют фиксированным значениям углов поворота отдельных звеньев, а также импульсные последовательности, в которых импульсы следуют через оборот соответствующего звена.

Далее рассмотрим последовательность операций при работе устройства в случае анализа погрешности одноступенчатой понижающей передачи. При этом синхрониэирующие импульсы, сформированные блоком 6 синхронизации, следующие через фиксированный интервал, например, начального звена, через блок 7 управления начинают поступать на второй вход управляемой

1 линии 16 задержки. Информация, поступающая на вход управляемой линии 16 задержки с выхода сумматора 5, каждым синхронизирующим импульсом сдви- 20 гается в ячейку памяти с номером, равным и =(N,jmod N, I где N — число синхронизирующих им1 пульсов, поступивших на син-2> хрониэирующий вход управляемой линии 16 задержки;

N — число импульсов синхронизирующей импульсной последовательности (ячеек памяти линии 16) на оборот отдельного звена.

При поступлении N + 1 импульса на второй вход управляемой линии 16 задержки на ее выхопе появится текущее значение (код), соответствующее входному значению кинематической погрешности задержанному на оборот начального звена механизма. При этом текущее и задержанное значения ки- 4 нематической погрешности начинают поступать на входы арифметического блока 14. Арифметический блок 14 определяет разность поступающих на его входы значений кинематической погреш-45 ности ° Командой блока 7 управления в соответствии с заданной программой работы устройства и предварительными установками определяется какой из входов арифметического устройства суммирующий, а какой вычитающий. Одновременно с поступлением первого синхронизирующего импульса на синхронизирующий вход управляемой линии 16 задержки осуществляется формирование первых импульсов последовательностей, следующих через оборот начального и конечного звеньев с помощью блока 6

902 8 синхронизации по команде блока 7 управления. Информация с выхода сумматора 5, поступаюшая через блок 10 сопряжения, передается блоком 7 управления на первый вход блока 8 буферной памяти, и по его командам заносится в блок 8 буферной памяти для одного оборота начального звена механизма. При этом используются синхрониэирующие импульсы, служащие для синхронизации сдвига информации в управляемой линии 16 задержки. После поступления N импульсов на- второй вход управляемой линии

16 задержки первый иэ поступивших импульсов импульсной последовательности, в которой импульсы следуют через фиксированный угол поворота ведомого звена, и следующие за ним импульсы этой последовательности служат для синхронизации ввода информации с выхода арифметического блока

14 через блок 7 управления и по его командам в блок 9 буферной памяти.

Прй этом блоком 7 управления определяется число импульсов, следующих через фиксированный угол поворота конечного звена до поступления первого импульса, поступившего через оборот начального звена. В том случае, если это число оказывается равным 1,, поступающая на вход блока 9 буферной памяти информация, по командам блока 7 управления размещается, начиная с и + 1 до М -й ячейки включительно, а начиная поступления импульса на оборот конечного звена размещается с первой до 11 ячейки, 1 и так для М импульсов синхрониэирующей импульсной последовательности.

После заполнения блоков 8 и 9 буферной памяти по команде блока 7 управления блоком 13 запрета на вход сумматора 5 подается код, соответствующий нулевому значению кинематической погрешности. Затем информация с выхода блока 9 буферной памяти через сумматор 5, блок 10 сопряжения по командам блока 7 управления передается в вычислитель 11, который по известному соотношению чисел зубьев, механизма и программе работы устройства осуществляет восстановление формы и спектра периодической составляющей кинематической погрешности, содержащей гармоники с частотами, кратными частоте вращения конечного звена, эа исключением гармоник с частотами, кратными частоте пересопряже1237902

10 ния зубьев зубчатой передачи (за исключением гармоник, частоты которых кратны одновременно частотам вращения обоих колес передачи). Результаты, полученные в ходе вычислений, через блок 10 сопряжения передаются для регистрации регистратору 12, а восстановленная периодическая составляющая через блок 10 сопряжения, через блок 7 управления и по его командам заносится в блок буферной памяти. После этого с использованием импульсных последовательностей либо с выхода блока 6 синхронизации, либо от внутреннего генератора блока 7 уп- 1 равления осуществляется одновремен-.

;нае воспроизведение информации, хранящейся в блоках 8 и 9 буферной памяти.

Информация с их выходов поступает на входы сумматора 5, который осуществляет вычитание из сигнала, с выхода блока

8 буферной памяти восстановленной периодической составляющей кинематическай погрешности. В результате на выходе сумматора 5 для импульсов, поступивших на второй вход блока 8 буферной памяти, будет получена периодическая составляющая на обороте начального звена, содержащая гармоники с частотами кратными частотам 3G вращения начального звена исследуемого механизма. Эти значения по командам блока 7 управления передаются через блок 10 сопряжения для регистрации и для вычисления спектра с помощью вычислителя 11. Результат вычисления спектра па командам блока 7 управления через блок 10 сопряжения передается для регистрации регистратору 12. При этом блок 7 управления 4Î работает следующим образом.

Предварительно на переключателе

19 устанавливается кад последовательности подавления периодических составляющих, на переключателях 20 устанавливаются коэффициенты преобразования интервалов следования импульсов блоком 6 синхронизации, на переключателе 21 — кад вида представления ре- 5О зультатов измерения и анализа регистрирующим устройством 12, на переключателях 22 и 23 устанавливаются коды режимов работы арифметических блоков

14 и 15. Информация с выходов указан-55 ных переключателей передается через блок 7 управления на вход вычислителя 11.

Цикл установки устройства блоком

7 управления в исходное состояние осуществляется нажатием кнопки 24 установки. При этом формирователь 26 своим выходным сигналом, прошедшим через первую схему 29 ИЛИ, переводит первый триггер 30 в состояние„ при котором сигнал на его выходе запирает блок 13 запрета, RS-òðèããåð 28 переключается в состояние, соответствующее циклу установки, и сигнал с ега выхода через блок 10 сопряжения поступает на вход вычислителя 11, который переводится в состояние готовности„ При этом на третьи(управляющие) входы коммутаторов 48-55 подаются сигналы, соответствующие передаче на их выходы информации с первых (информационных) входов. Импульс с выхода формиравателя 26, прайдя через вторую схему 31 ИЛИ, устанавлива:т первый 34, второй 35 и третий

42 счетчики в нулевое состояние, второй 32, третий 33 и четвертый 44 триггеры в состояние, открывающее их выходными сигналами первую 36, вторую 37 и третью 38 схемы запрета, а. первый триггер 45 — в состояние, закрывающее его выходным сигналам четвертую схему 39 запрета. После этого на выходы открытых схем запрета начинают поступать импульсные последовательности с выходов блока 6 синхронизации прошедшие через комму1 татар-распределитель 18. Первый 34 и второй 35 счетчики подсчитывают число импульсов, поступивших на их счетные входы, до поступления импульсов на вторые входы триггеров 32 и

33, переводящих эти триггеры в состояние, при котором их выходные сигналы закрывают первую 36 и вторую 37 схемы запрета, третий счетчик 42, подсчитав Й импульсов, переводит четвертый триггер 44 в состояние, при кото— ром происходит запирание третьей схемы 38 запрета, а пятый триггер 45 в состояние, открывающее четвертую схему 39 запрета. Одновременно с этим сигнал с выхода третьего счетчика 42. устанавливает в нулевое состоя— ние етвертый счетчик 43, который после подсчета М импульсов переводит пятый триггер 45 в состояние, запирающее четвертую схему 39 запрета. Третий 40 и четвертый 41 формирователи одновременна с закрыванием третьей 38 и четвертой 39 схемы за123 7902

12 прета осуществляют формирование одиночных импульсов, поступающих на выход блока 7 управления. Импульсные последовательности с входов и выходов первой 46 и второй 47 линий за5 держки, поступая на первые (управляющие) и вторые входы управляемых линий 16 и 17 задержки, обеспечивают продвижение в них информации. На интервале счета третьего 42 и четверто- 10 го 43 счетчиков выходные сигналы коммутаторов 48-51 и 52-55 обеспечивают запись входной информации, поступающей на входы, в ячейки блоков 8 и 9 буферной памяти. При отсутствии счета третьим 42 и четвертым 43 счетчиками как и при счете (режим записи) выход.ные сигналы укаэанных коммутаторов обеспечивают появлен. е на выходах блоков 8 и 9 нулевых кодов. На цикле 20 записи в блок 8 буферной памяти информации с выхода сумматора 5, поступающей через блок 10 сопряжения и блок 7 управления > в ячейки памяти будут занесены нули. Одновременно 25 нулевые коды заполняют ячейки линии

16 задержки. Аналогичным образом, на интервале счета четвертого счетчика 43 произойдет заполнение нулями ячеек блока 9 буферной памяти и З0 линии 17 задержки. Таким образом, появление импульса на выходе четвертого формирователя 41 означает окончание установки в исходное для последующей работы состояние всего устрой-З ства. Получив этот импульс через блок 10 сопряжения, вычислитель 11 переходит в состояние готовности к рабочему циклу. Импульс с выхода четвертого формирователя 41 пройдя че — 40 рез первую схему 29 ИЛИ, подтверждает прежнее состояние первого триггера 30. Вычислитель 11 через блок 10 сопряжения с помощью регистратора

12 отображает информацию от окончания цикла предварительной установки устройства. На цикле предварительной установки информации с выходов первого 34 и второго 35 счетчиков вычислителем 11 не используется.

После нажатия кнопки 25 пуска (как и после нажатия кнопки 24 установки) импульс, поступивший с выходя второй схемы 31 ИЛИ блока 7 управления, устанавливает счетчик 57 в нулевое состояние, а триггер 58 — в состояние, обеспечивающее передачу на выход первого коммутатора 59 информации с его первого входа, При этом код, хранящийся в счетчике 57, открывает вход второго коммутатора 60, с которого информация поступает на его выход. Число импульсов, поступивших на второй вход счетчика 57, равно номеру информационного входа второго коммутатора 60, с которого информация поступает на его выход. Второй вход коммутатора 60 соединен с выходом сумматора 5 третий — с выходом арифметического блока 14 и т.д., а четвертый — с выходом арифметического блока 15. Поэтому до поступлеВ режим работы устройство переводится нажатием кнопки 25 пуска. Импульс с выхода второго формирователя 27 переводит первый триггер 30 в состояние, открывающее сигналом с

его выхода блок 13 запрета. RS-триггер 28 переключается в соостояние, противоположное состоянию при цикле установки, и сигнал об этом с его выхода через блок 10 сопряжения пос тупает на вход вычислителя 11. Импульс с выхода второго формирователя

27, пройдя через вторую схему 31 ИЛИ, производит эффект, аналогичный им- пульсу с выхода первого формирователя 26 на цикле установки. Дальнейшая работа блока 7 управления до момента поступления импульса с выхода четвертого формирователя 41 полностью аналогична его работе на цикле предварительной установки. Поступление им-. пульса с выхода четвертого формирователя 41 через первую схему 29 ИЛИ приводит к запиранию сигналом с выход. да первого триггера 30 блока 13 запрета. Получение этого импульса вычислителем 11 через блок 10 сопряжения приводит к подключению к выходам коммутаторов 48-55 их вторых входов.

В результате управления работой блоков 8 и 9 буферной памяти передается вычислителю 11, ксторый с помощью коммутаторов 48-55 организует "внутренний генератор" блока 7 управления, служащий для воспроизведения информации, хранящейся в буферной памяти. Информация с выходов первого 34 и второго 35 счетчиков исполь-. зуется вычислителем 11 для определения номеров ячеек блоков 8 и 9 буферной памяти с "нулевыми" адресами.

Блок 10 сопряжения, структурная схема которого приведена на фиг. 4, работает следующим образом.

1237902

14 ния на Вход схемы 56 ИЛИ импульса с

Выхода третьего формирователя 40 блока 7 управления на выход второго коммутатора 60 будет поступать информация с выхода сумматора 5, а после его поступления — с выхода арифметического блока 14 и т.д. Поступление импульса с выхода четвертого формирователя 41 блока 7 управления на второй вход триггера 58 переводит 0 последний в состояние, при котором на первый (управляющий) вход второго коммутатора 60 начинает поступать информация с второго (информационного) входа коммутатора 59, т.е. с вы- 15 хода вычислителя 11. На цикле предварительной установки устройства с помощью третьего коммутатора 61, управляемого по управляющему входу вычислителем 11, организуется связь 20 выхода второго коммутатора 60 с шиной данных блока 7 управления„ связанной с первыми (информационными) входами блоков 8 и 9 буферной памяти.

Такая же связь организуется и на ре- 25 жиме работы устройства до момента поступления импульса с выхода четвертого формирователя 41. После поступления этого импульса по команде вычислителя 11 организуется связь ее

Выхода с шиной данных блока 7 управления, связанной с первыми (информационными) входами блоков 8 и 9 буферной памяти.

Арифметические блоки 14 и 15, фукнциональные схемы которых приведены на фиг. 5, бла.годаря своей структуре и возможностям используемых в них узлов, при подаче на управляющие 40 входы групп арифметико-логических схем 62 и 63, 64 и 65, 66 и 67 соответствующих управляющих потенциалов с помощью переключателей 22 и 23 могут выполнять над входной информа- 45 цией различные операции. Так, например, с их помощью может осуществляться алгебраическое суммирование, пропуск информации с одного из информационньГх ВходОВ на ВыхОд и т ° п ° 50

В случае анализа погрешности двухступенчатой передачи звено, содержащее управляемую линию 17 задержки и арифметический блок 15, служит, как и в описанном случае, для подавления одной из периодических составляющих кинематической погрешности. формула изобретения

Устройство для контроля кинематической погрешности зубчатых передач, содержащее датчики углов поворота начального и конечного звеньев контролируемой зубчатой передачи, блок измерения кинематической погрешности, первый вход которого соединен с выxoqnM датчика начального звена, второй вход — с Выходом датчика конечного звена, сумматор, блок синхронизации, первый вход которого подключен к выходу датчика начального звена, второй вход — к выходу датчика конечного звена, блок управления, первый выход которого соединен с третьим входом блока синхронизации, первый и второй входы блока управления связаны соответственно с первым и вторым вьгходами блока синхронизации, два блока буферной памяти, первый, второй и третий входы каждого из которых соединены соответственно со

Вторым, третьим, четвертым, пятым,. шестым и седьмым выходами блока управления, выходы первого и BToporo блока буферной памяти соединены соответственно с первым и Вторым входами сумматора, блок сопряжения, первый вход которого соединен с восьмым выходом блока управления, второй вход — с Выходом сумматора, первый выход — с третьим входом блока управления, вычислитель, вход которого связан со вторым выходом блока сопряжения, выход — с третьим входом блока сопряжения, и регистратор, вход которого подключен к четвертому выходу блока сопряжения, выход — к четвертому входу последнего, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности контроля,, оно снабжено блоком запрета, первый вход которого связан с выходом блока измерения кинематической погрешности, второй вход — с деВятым выходом блока управления, выход блока запрета — с третьим входом сумматора, двумя арифметическими блоками, соединенными последовательно, первый вход одного из которых соединен с выходом сумматора, вторые входы каждого из арифметических блоков соединены соответственно с десятым и одиннадцатым выходами блока управления, двумя линиями задержки, первые и вторые входы каждой из которых псдключены соответственно к

1237902 ния двенадцатому, тринадцатому, четырнадцатому и пятнадцатому выходам блока управления, третий вход первой линии задержки соединен с выходом сумматора, третий вход второй линии задержки - с выходом первого арифметического блока, выходы каждой из линий

16 задержки связаны с третьими входами первого и второго арифметических блоков, а выходы первого и второго арифметических блоков соединены со5 ответственно с пятым и шестым входами блока. сопряже— аьма.2

1237902

1237 102

Составитель Б.АФонский

Техред Л.Олейник

Корректор О.Луговая

Редактор Н.Киштулинец

Тираж б70

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Заказ 3277/41

Производственно-полиграфическое предприятие, r.ужгород, ул.Проектная, 4