Преобразователь код-временной интервал

Преобразователь код-временной интервал

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может применяться в устройствах преобразования и кодирования информ ации. Целью изобретения является повьппение точности-в широком диапазоне преобразования и повышение надежности за счет снижения достигаемой дискретности путем определенной коммутации работы программируемых делителей частоты 7-1,7-2, 7-3, 7-4 с помощью коммутаторов 8,-1 , 8-2, 8-3. Программируемьй делитель 7 содержит ключ 9, счетчик 10 импульсов, элемент IJ сравнения и блок 12 памяти, а каждый коммутатор 8 содержит элементы 13 и 14 И и элемент 15 Ш1И. В исходном состоянии информация в блоках 12 отсутствует и на вькоде элемента ИЛИ 15 коммутатор -8-1 устанавливается единичный сигнал, разрешающий прохождение через элемент И 6 импульсов, формируемых на выходе программируемого делителя 7-1, входы которого соот- . ветственно соедине ны с выходом генератора 1 эталолной частоты, шиной 2 начала преобразования и шингми 3 входного кода, . которые также подключены к соответствующим входам всех .программируемых делителей 7-2, 7-3, :7-4. После записи в блоках 12 информации о величине временного интервала с учетом того, что на шине 5 установки логической единицы действует сигнал, коммутаторы 8-1, 8-2, 8-3 таким образом коммутируют импульсные последовательности с программируемых делителей 7-1, 7-2, 7-3, 7-4, что на выходной шине 4 формируется выходной временной интервал с высокой точностью. 2 з.п. ф-лы, 2 ил. Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 Н 03 М 1/82

" "- ®рр „.

Фк,.

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, /

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3553941/24-24 (22) 21.02.83 (46) 15.06.86; Бюл. У 22 (72) В,И. Самсонрв, Д.А. Ефремов и Ю.И. Перелыгин (53) 68!.325(088,8) (56):Авторское свидетельство СССР

1Р 764124, кл. Н 03 К 13/02, 1980.

Патент США У 3728717, кл. Н 03 К

13/02, 1.971. (54) ПРЕОБРАЗОВАТЕЛЬ КОД-ВРЕМЕННОЙ

ИНТЕРВАЛ (57) Изббретение относится к импульсной технике и может применяться в устройствах преобразования и кодирования информации. Целью изобретения является повьппение точности в широком диапазоне преобразования и повьппение надежности за счет снижения достигаемой дискретности путем определенной коммутации работы программируемых делителей частоты 7-1, 7-2, 7-3, 7-4 с помощью коммутаторов 8.-1, 8-2, 8-3.

Программируемьм делитель 7 содержит ключ 9, счетчик 10 импульсов, элемент

l1 сравнения и блок 12 памяти, а каж„„SU„, 1238241 А1 дый коммутатор 8 содержит элементы

13 и 14 И и элемент 15 ИЛИ, B исходном состоянии информация в блоках 12 отсутствует и на выходе элемента ИЛИ

15 коммутатор 8-1 устанавливается единичный сигнал, разрешающий прохождение через элемент И 6 импульсов, формируемых на выходе программируемого делителя 7-1, входы которого соответственно соединены с выходом генератора 1 эталонной частоты, шиной 2 начала преобразования и шинами 3 входного кода, . которые также подключены к соответствующим входам всех программируемых делителей 7-2, 7-3, :7-4. После записи в блоках 12 инфор- Е мации о величине временного интерва- фф ла с учетом того, что на шине 5 уста" новки логической единицы действует С„ сигнал, коммутаторы 8-1, 8-2, 8-3 таким образом коммутируют импульсные 2 последовательности с программируемых делителей 7-1, 7-2, 7-3, 7-4, что на выходной шине 4 формируется выход-, ной временной интервал .с высокой точностью. 2 з.п. ф-лы, 2 ил.

1238241

Изобретение относится к импульсной технике и может применяться в устройствах преобразования и кодирования информации вычислительно-управляющих, контрольно-измерительных и информационных комплексов.

Целью изобретения является повы шение точности в широком диапазоне преобразования и повышение надежности за счет снижения достигаемой дискретности путем определенной коммутации работы программируемых дели- телей частоты, На фиг. 1 изображена функциональная схема преобразования код-времен ной интервал; на фиг, 2 — временные диаграммы, поясняющие работу преобразователя.

Преобразователь код-временной интервал содержит генератор 1 эталонной частоты, шину 2 начала преобразования, шины 3 входного кода, выходную шину 4, шину 5 установки логической единицы, элемент 6 И, про- . граммируемые делители частоты 7-1, 7-2,...,7-п и коммутаторы 8-1, 8-2,,8-(n-1) (на чертеже приведен пример реализации преобразователя для n=4). Каждый из программируемых делителей частоты 7 содержит ключ 9, счетчик 10 импульсов, элемент ll сравнения и блок 12 памяти, а каждый коммутатор 8 содержит элементы 13 и 14 И и элемент 15 ИЛИ.

Первые входы программируемых делителей частоты 7 являются соответствующими шинами 3 входного кода, выход генератора 1 подключен к второму входу программируемого делителя частоты

7-1, выход которого соединен с первым входом элемента 6 И, выход которого является выходной шиной 4 ° Первый и второй входы коммутаторов 8-1, 8-2, 8-3 соединены с первый и вторым выходами соответствующих программируемых делителей частоты 7-2, 7-3, 7-4, второй и третий входы которых подключены соответственно к первым выходам про граммируемых делителей частоты 7-1, 7-2, 7-3 и коммутаторов 8-1, 8-2, 8-3. Третий и четвертый входы коммутаторов 8-1, 8-2 соответственно соединены с вторым и третьим выходами соответствующих и последующих коммутаторов 8-2, 8-3, а третий и четвертый входы коммутатора 8-3 объединены и являются шиной 5.. Второй выход ком.мутатора 8-1 подключен к второму вхо5

40

50

55 ду элемента 6, а третий вход первого программируемого делителя частоты.

7-1 является шиной 2.

При этом первый и второй входы .элемента 15 соответственно соединены с выходами элементов 13 и 14, первые входы которых являются соответственно первым и вторым входами коммутаторов 8-1, 8-2, 8-3, а,вторые вхо- ды . — соответственно третьим и четвертым входами коммутаторов 8-1, 8-2, 8-3, первый, второй и третий выходы которых являются соответствен-, но первым входом, выходом и вторым входом элемента 15.

Выход элемента 1 сравнения является выходом программируемого делите ля частоты 7, а первые и вторые входы подключены соответственно к выходам .счетчика 10 импульсов и первым выходом блока 12 памяти, второй выход и входы которого являются соответственно вторым выходом и первыми входами программируемого делителя частоты 7, второй и третий входы которого являются соответственно первым и вторым входами ключа 9, вьпГод которого соединен с входом счетчика

10 импульсов, Преобразователь код-временной интервал работает следующим образом, В исход ом состоянии в блоках 12 памяти отсутствует информация. При этом на информационных выходах блоков 12 памяти установлен "0", на вы- ходах счетчиков 10 — также."0", следовательно, на выходах элементов ll сравнения и первых входах ключей 9 программируемых делителей 7-2, 7-3, 7-4 частоты устанавливается "1", На вторых выходах блоков 12 памяти делителей 7-2, 7-3, 7-4, соециненных с первыми входами логических элементов И 14 коммутаторов 8-1, 8-2, 8-3, также устанавливается "1", Поскольку на вторых входах элементов

13 и 14 И коммутатора 8-3 присутствует "1", то на их выходах и, следовательно, .выходах коммутатора 8-3 находится "1"; При этом ключ 9 программируемого делителя частоты 7-4 закрыт.

На выходах коммутатора 8-2, образованных вторыми входами элементов 13 и 14 И, устанавливается "1".

Поскольку на первых входах элементов 13 и 14 И коммутатора 8-2 установлена "1" (посредством выходных сигналов соответствующих элемента If

123824!

3, сравнения и блока 12 памяти), то на . выходах элементов 13 и 14 И и, следовательно, на входах коммутатора 8-! и ключа 9 также устанавливается "1", Ключ 9 делителя 7-3 также закрыт.

Поскольку на других входах коммутатора 8-1 также установлена "1" по» средством схемы ll сравнения и блока

12 памяти делителя 7-2, то на выходах элементов 13 и 14 И и, следовательно, 10 на входе ключа 9 делителя 7-2 и на выходе элемента 15 ИЛИ коммутатора

8-1, устанавливается "1". Ключ 9 делителя 7-2 закрыт, Сигнал "1", поступая с выхода 15 элемента 15 ИЛИ на вход элемента И 6, является сигналом разрешения прохождения импульсов преобразования через элемент 6 И на выход устройства.

Началу формирования временного 2б интервала предшествует запись в блоке 12 памяти информации о величине заданного временного интервала (устройство записи информации на фиг. 1 не показано). Пусть необходимо полу- 25 чить временной интервал длительнос тью ll 14 мкс при частоте эталонного генератора f =100 МГц (Т, IO íñ), тогда в блок 12 памяти делителя 7-1 занесется код числа 4, соответствующий единицам значений фор. мируемого временного интервала, а в блоки 12 памяти программируемых делителей 7-2, 7-3, 7-4 — код числа 1, соответствующий десяткам, сотням и тысячам значений. Эти коды устанавливаются на выходах блоков 12 памяти и, следовательно, входах соответствующих элементов II сравнения. При появлении информации в блоках 40

12 памяти программируемых делителей

7-1, 7-2, 7-3, 7-4 на выходах элемен тов II сравнения и вторых выходах блоков !2 памяти устанавливается ,"0", в результате чего изменяются

45 выходные состояния соответствующих коммутаторов 8-1, 8-2, 8-3 и ключей

9 соответствующих делителей. На входе элемента И 6 также устанавливается

"0", эапрещаюшдй прохождение импульса преобразования на выход устройства.

Ключи .9 закрыты.

В момент времени t на управляющий второй вход ключа 9 первого программируемого делителя 7-1 поступает сиг нал "Пуск", являющийся импульсом разрешения преобразования (фиг..2а), в результате чего импульсы с выхода генератора 1 эталонной частоты проходят через открытый ключ 9 на вход

I счетчика 10 импульсов делителя 7-1 (фиг. 2б). По достижении на выходах разрядов счетчика IO импульсов кода, равного коду, записанному в блоке 12 памяти, элемент ll сравнения фиксирует равенство кодов (фиг. 2в, момент времени t ) и,формирует импульс длительностью, равной периоду Т, который поступает через открытый ключ 9 делителя 7-2 на вход соответствующего счетчика 10 импульсов. Поскольку в блоке 12 памяти делителя 7-2 записан код числа 1, то на выходах счетчика IO импульсов и блока 12 памяти устанавливаются равные коды, Элемент

ll сравнения делителя 7-2 фиксирует равенство кодов (фиг. 2.r, момент времени 1 ) и вырабатывает импульс длительностью Т =IO нс, который аналогичным образом через открытый ключ 9 делителя 7-3 поступает на соответствующий счетчик 10 импульсов.

Так как в блоке 12 памяти делителя

7-3 записан код числа 1, то элемент

ll сравнения фиксирует равенство кодов (фиг. 2д, момент временй t„ ), и на его выходе появляется импульс длительностью Т, 100, который ана1йогичным образом через открытый ключ

19 делителя 7-4 проходит на соответ-! ствующий счетчик 10 импульсов, Элемент ll сравнения делителя 7-3 фик" сирует равенство кодов счетчика 10 импульсов и блока 12 памяти (фиг.2r, момент времени t, ) и на его выходе появляется "1", которая поступает на вход элемента И 13 коммутатора 8-3.

Поскольку на втором входе элемента

l3 И присутствует "1", то на его входе и, следовательно, на входах ключа 9 делителя 7-4 и элемента ИЛИ

15 коммутатора 8-3 появляется "1", Ключ 9 делителя 7-4 закрывается, запрещая прохождение импульса элемента Il сравнения предыдущего делителя

7-3, а на выходе. элемента ИЛИ 15 ком-. мутатора 8-3 и, следовательно, на входе элемента 13 И коммутатора 8-2 появляется 1, разрешающая прохож11 ll дение через не е импульса с выхода соответствующего элемент а 1 l сравне-, ния .

Как только с выхода элемента II сравнения делителя 7-2 на счетчик !О делителя 7-3 (через открытый ключ 9) придет 9-й импульс (по отношению

1238241 к моменту времени t ), снова совпадут коды чисел счетчика 10 импульсов и блока 12 памяти делителя 7-3, При этом срабатывает соответствующий элемент ll сравнения (фиг. 2, д, момент времени t ) и на его выходе появляется "1", описанным образом приводя— щая к выключению ключа 9 делителя

7-3 и открыванию элемента 13 И,ком" !О мутатора 8-1. Интервал времени С -1 составляет Т„ 900. Аналогичным образом, в момент равенства кодов счетчика 10 импульсов и блока 12 памяти делителя 7-2, что наступает по окончании 9-ro импульса с момента времени 1 с выхода элемента 11 сравнения делителя 7-1 на счетчик 10 делителя 7-2 проходит импульс и происходит срабатывание элемента ll срав-,20 кения делителя 7-2 (фиг. 2, г, момент времени t ), закрывание соответствующего ключа 9 и открывание элемента 6 И. Временной интервал t -t, составляет Т„90., 25

В момент равенства кодов счетчика 10 импульсов и блока )2 памяти делителя 7-1, что произойдет по окончании 9-ro импульса с генератора 1 эталонной частоты с момента времени срабатывает элемент 11 сравнения этого делителя (фиг. 2, в, момент времени tв), временной интервал 1,— составляет Т . 9. На выходе эле9Т 1 1 35 мента 11 сравнения появляется "1", которая пройдя через открытый элемент

6 И на выход преобразователя, формиРует импульс конца преобразования, длительностью, равной периоду Т,частоты генератора l.эталонной частоты (фиг. 2, ж, момент времени С ).

Таким образом, на выходе преобразователя.код-временной интервал сформирован временной интервал длительностью 1!14 Т . При этом погрешность зт преобразования определяется лишь задержками переключения разрядов первого счетчика, которые незначительны и могут быть скомпенсированы.

Формула изобретен ия

1. Преобразователь код-временной интервал, содержащий по числу разрядов входного кода п программируемых делителей частоты, первые входы которых являются соответствующими шинами входного кода, генератор эталонной частоты, выход которого соединен с вторым входом первого программируемого делителя частоты, выход которого подключен к первому входу элемента И, выход которого является выходной шиной, отличающийся тем, что, с целью повышения точности в широком диапазоне преобразования и упрощения преобразователя, в него введены и-1 коммутаторов, первый и второй входы каждого i-ro из которых соответственно соединены с первым и вторым выходами соответствующего (i+1)-го программируемого делителя частоты, второй и третий входы каждого i-ro из, которых, кроме первого, подключены соответственно к первым выходам соответствующих (i-1)-ro программируемого делителя частоты и (i-1)-ro коммутатора, при этом третий и четвертый входы каждого i-ro коммутатора, кроме последнего, соответственно соединены с вторым и третьим выходами .соответствующего (i+

+1)-ro коммутатора, а третий и четвертый входы последнего (Q-1)-го <ком мутатора объединены и являются шиной установки логической единицы, причем второй выход первого коммутатора под.ключен к второму входу элемента И, а третий вход первого программируемого делителя частоты является шиной начала преобразования.

2. Преобразователь по п. 1, о т— личающийся тем, что комму" татор выполнен на первом,и втором элементах И и элементе ИЛИ, первый. и второй входы -которого соответственно соединены с выходами первого и второго элементов И, первые входы которых являются соответственно первым-и вторым входами коммутатора, а вторые входы — соответственно третьим и четвертым входами коммутатора, первый, второй и третий выходы которого являются соответственно первым входом, выходом и вторым входом элемента ИЛИ.

3. Преобразователь по и. 1, о т— л и ч а ю шийся тем, что программируемый делитель частоты выполнен на ключе, счетчике импульсов, блоке памяти и элементе сравнения, выход которого является первым выходом программируемого делителя частоты, а первые и вторые входы подклю1238241 фие.2

Составитель В. Войтов

Редактор Т. Парфенова Техред М.Ходанич Корректор А. Зимокосов.

Заказ 3304/58 Тираж 816 Подписное. ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 . чены соответственно к выходам счетчика и первым выходам блока памяти, второй выход и входы которого являются соответственно вторым выходом и первыми входами программируемого делителя частоты, второй и третий входы которого являются соответственно первым и вторым входами ключа, выход которого соединен с входом счетчика импульсов.