Анализатор кодовых последовательностей импульсов (его варианты)

Анализатор кодовых последовательностей импульсов (его варианты)

Иллюстрации

Показать все

Реферат

 

) Изобретение может использова ться для проверки работоспособности цифровых линий связи, цифровых микросхем . Цель изобретения - расширение функциональных возможностей путем обеспечения возможности работы с сигналами , имеющими произвольную временную расстановку тактовых и информационных импульсов. Устройство по первому варианту содержит формирователь так то в ых сигналов, входной блок, блок управления, блок временного сдвига, вьщелитель ошибок, счетчик ошибок, измеритель периода.и программный блок, а по второму варианту устрой-., ство содержит формирователь тактовых сигналов, входной блок, блок управле-- НИН, блок временного сдвига, выдели- |Тель ошибок, счетчик ошибок, блок мультиплексирования. Все блоки уст- Фойств объединены между собой шинами данных, синхронизации и адреса. Благодаря введению формирователя тактовых сигналов, блока .временного сдвига, измерителя периода, либо блока мультиплексирования, и программного блока вьщеленный тактовый сигнал задерживается для обеспечения его синхронизма с входным. Поспе это-: го в устройстве определяется число ошибок (неправильно принятых или искаженных символов). 2 с.п. и 3 з.й, ф-лы. 7 ил . О ф (Л

„„SU„„238243

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 М 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3776200/24-24, 3786932/24-24 (22) 01.08.84 (46) 15.06;86. Бюл. 11 22 (72) В.В. Кацман (53) 681.325(088.8) (56) Быпянский П. Ингрем Д. Цифровые системы передачи. — М.: Связь, 1980, с. )97-199, рис. 10..5, 10.6.

° . Генератор кодовых кбмбинаций импульсов Г5- 61. ГВЗ ° 264.039.ТО.

Патент США Ф 3648237, кл. H 04 L

7/08, 1981.

Алексенко А.Г. и др. Проектирование радиоэлектронной аппаратуры на микропроцессорах. — М.: Радио и связь, 1984, с. 21-30.

МикроЭВМ/Под ред. А.Дирксена.

M. : Энергоиздат, 1982.

Авторское свидетельство СССР

Ф 839907, кл. Н 03 К 13/22, 1980.

Авторское свидетельство СССР

11 1023655, кл. H 03 К 13/22, 1982. (54) АНАЛИЗАТОР КОДОВЫХ ПОСЛЕДОВА-. .

ТЕЛЬНОСТЕЙ ИМПУЛ1.COB (ЕГО ВАРИАНТЫ) (57.) Изобретение может использовать ся для проверки работоспособности цифровых линий связи, цифровых микросхем. Цель изобретения — расширение функциональных воэможностей путем обеспечения возможности работы с. сигналами, имеющими произвольную временную расстановку тактовых и информационных импульсов. Устройство по первому варианту содержит формирователь тактовых сигналов, входной блок, блок управления, блок временного сдвига, . выделитель ошибок, счетчик ошибок, измеритель периода.и программный блок, а по второму варианту устрой-,, ство содержит формирователь тактовых сигналов, входной блок, блок управле-. ния, блок, временного сдвига, выделитель ошибок, счетчик ошибок, блок мультиплексирования. Все блоки уст ройств объединены между собой шинами данных, синхронизации и адреса. Благодаря введению формирователя С тактовых сигналов, блока временного сдвига, измерителя периода, либо блока мультиплексирования, и программного блока вьщеленный тактовый сигнал задерживается для обеспечения ,его синхронизма с входным. После это-. го в устройстве определяется число ошибок (неправильно принятых или искаженных символов). 2 с.п. и 3 з,п. ф-лы. 7 ил .

1238243

Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, для пронерки работоспособности циФровых линий связи или цифровых микросхем.

Цель изобретения — расширение функциональных возможностей путем обеспечения возможности работы с сигналами, имеющими произвольную временную расстанонку,тактоных и информационных импульсов.

На фиг. 1 и 2 представлены блоксхемы соответствующих вариантов уст ройства; на фиг. 3 — пример выполнения измерителя периода; на фиг ° 4 то же, блока мультиплексирования, на фиг. 5 — то же, блока управления; на фиг. 6 и. 7 — алгоритмы работы уст.ройства для первого и нторого вариантов соответственно.

По первому варианту (фиг. 1) анализатор кодовых последовательностей импульсов содержит формирователь I, тактовых си налов, входной блок 2, блок 3 управления, блок 4 временного сдвига, выделитель 5 ошиббк, счетчик

6 ошибок, измеритель 7 пернода и программный блок 8, шину 9 данных, шину

1О синхронизации и адресную шину 11.

Информационный вход входного блока 2 является информационным входом устройства, входы блока 3 управления являются управляющими входами устройства. Первый и второй информационные выходы 12 и 13 входного блока 2 соединены соответственно с информационным входом вьщелителя 5 ошибок и первым входом формирователя 1 тактовых. сигналов, второй вход которого является тактовым входом устройства, а первый и второй выходы подключены к входам соответственно измерителя 7 периода и блока 4 временного сдвига, выход которого соединен с тактовым входом входного блока 2, тактовый выход которого подключен к тактовому входу вьщелителя 5 ошибок, выход которого соединен с входом счетчика 6 ошибок.

По второму варианту (фиг. 2) ана лизатор кодовых последовательностей .импульсов содержит. формирователь I тактовых сигналов, входной блок 2, блок 3 управления, блок 4 временного сдвига, выделитель 5 ошибок,.счетчик 6 ошибок, блок 14 мультиплексирования и программный блок 8, шину 9 данных, шину 10 синхронизации и ад5

Измеритель 7 периода предназначен для определения периода тактовой частоты, выделенной формирователем 1, на основании данных о котором производится запуск и синхронизация вьще55 лителя 5 ошибок. Измеритель 7 периода (фиг. 3) включает кварцевый гене ратор 15, элементы И-НЕ 16, 17, и-разрядный декадный счетчик 18, ресную шину 11. Информационный вход входного блока 2 является информационным входом устройства, входы блока 3 управления являются управляющими входами устройства. Первый и второй информационные выходы !2 и 13 входного блока 2 соединены соответственно с информационным входом выделителя 5 ошибок и первым входом формиронателя I тактовых сигналов, второй вход которого является тактовым вхо-: дом устройства, а первый и второй

L выходы подключены соответственно к первому нходу блока 14 мультиплексирования,и входу блока 4 временного сдвига, выход которого соединен с тактовым входом входного блока 1, тактовый выход которого подключен к тактовому входу вьщелителя 5 ошибок, вь1ход которого соединен с вторым входом блока 14 мультиплексирования, выход которого подключен к входу счетчика 6 ошибок, Шина 9 данных является двунаправленной.

Формирователь 1 тактовых сигналов может быть выполнен в соответствии с (11..0н предназначен для того, чтобы преобразовывать выделяемые входным блоком 2 из кодовой последовательности импульсов, либо поступающие на тактовый вход устройства .сигналы в сигналы тактовой частоты. Входной блок 2 служит для преобразования входных информационных сигналов в стандартные сигналы эмиттерно-связанной или транзисторно-транзисторной логики (ЭСЛ или ТТЛ) и их декодирования. Блок 4 временного сдвига слу жит для изменения задержки тактового сигнала относительно информационного и может быть выполнен, например, в виде последовательно соединенных эле- ментов одинаковой задержки, выходы которых могут коммутироваться с выходом блока 2. Вьщелитель 5 ошибки предназначен для определения наличия или отсутствия ошибок в принятом. сигнале, примером его выполнения может служить (3). з

1238243 трехразрядный декадный счетчик 19, мультиплексоры 20 и 21 декадный счетчик 22, D-триггеры 23 и 24, RSтриггер 25, управляющий регистр 26, и дешифратор 27.

Блок 14 мультиплексирования предназначен для поочередного подключения тактовых сигналов и сигналов с выделителя 5 ошибок на вход счетчика 6 ошибок. Блок 14, например, состоит (фнг. 4) из мультиплексора 28, управляющего регистра 29 и дешифратора 30.

Блок 3 управления содержит (фиг. 5) буферный блок 31, выполненный в виде Г41, счетчик 32, мультиплексор 33, дешифратор 34, блок 35 ойеративной памяти, генератор 36, усилители 37 и 38 и индикатор 39. . Программный блок 8 реализуется на базе микропроцессорного набора в виде микроЭВМ I 5).

Анализатор кодовых последовательностей импульсов работает в двух режимах: определение вероятности К появления ошибки в импульсной последовательности

В T где п — количество ошибочно принятых импульсов;

 — скорость передачй бит/с!

T — - время измерения, либо фиксирование числа ошибок за определенный интервал времени, который обычно называют интервалом анализа.

Анализатор кодовых последователь-. ностей импульсов работает следующим образом.

Анализируемая импульсная последовательность. с информационного входа устройства поступает на информационный вход входного блока 2, на тактовый вход которого подаются тактовые сигналы с блока 4 временного сдвига.

На вход блока 4 поступают сигналы с формирователя 1 тактовых сигналов, который либо выделяет тактовую частоту из спектра входной кодовой последовательности с выхода 13 входного .блока .2 (при этом сигнал на тактовый вход устройства.не поступает), либо передает тактовый сигнал, поступающий на тактовый вход устройства.

Блок 4 временного сдвига осуществляет переменную задержку тактового сигнала относительно информационного сигнала. В зависимости от управляющей информации, поступающей по шине 9 данных, на выходе этого блока 4 тактовый сигнал будет задержан на величину ото до. ni, где t — задержка одного элемента; n — число иоследовательно соединенных элементов задерж" ки. Тактовый сигнал совмещается по фронтам с информационным так, чтобы

10 ошибка, вносимая анализатором кодовых последовательностей импульсов, была минимальной.

Совмещенные по времени тактовые и информационные сигналы с входного

f5 блока 2 поступают на соответствующие входы выделителя 5 ошибок, где проверяется правильность совмещения.

Информация о достижении синхронизации но шине 9 данных останавливает после20 довательный перебор задержек в блоке 4 временного сдвига, после чего анализатор кодовых последовательностей импульсов перейдет в режим измерения коэффициента ошибок.

В первом варианте устройства сигнал ошибки с выхода выделителя 5 поступает на счетчик 6 ошибок. По истечении времени подсчета числа ошибок информация со счетчика 6 считыва. ется в шину 9 данных. Запуск и синх-. . ронизация выделителя 5 осуществля4 ются по данным с измерителя 7 перно да.

Измеритель 7 периода функциониру35 ет следующим образом. Тактовые импульсы поступают на вход элемента

И-НЕ 16. Сигналы с выхода кварцевого генератора 15 поступают на первый вход элемента И вЂ” НЕ !7. Сигналы по40 ступающие с управляющего регистра

26, в который записывается информация с шины 9 данных сигналами с выхода адресного дешифратора 27, обну45 ляют и-разрядный декадный счетчик

18, трехразрядный счетчик 19, декадный счетчик 22, RS-триггер 25, D-триггеры 23 и 24. Сигнал с инверсного выхода RS-триггера 25 .выдает

-разрешающий уровень на входы элемен-50 тов И-ЙЕ 16 и 17. Тактовые сигналы начинают поступать через элемент

И-НЕ 16 на вход и-разрядного декадного счетчика 18, а импульсные сигналы с выхода кварцевого генератора

55 15 — через элемент И-НЕ 17 на вход трехразрядного декадного счетчика 19.

Тактовая частота кварцевого генератора 15 дополжна быть 10 " Гц, где

1238243

k=1, 2, 3... Тактовые сигналы, поступающие на вход и-разрядного декадного счетчика 18, начинают заполнять его.

Сигналы с выхода переноса каждого из декадных разрядов подаются на соответствующие входы мультиплексора

20, Первоначально сигнал с выхода счетчика 22 разрешает прохождение на выход мультиплексора 20 сигнала пере- 10 носа первого разряда и-разрядного счетчика 18.. Приходящий импульс переноса первого разряда этого счетчика 18 увеличит на единицу содержимое счетчика 22 и подготовит мультиплек- !5 сор 20 для выдачи сигнала с второго разряда счетчика 18. Одновременно сигналы с выхода мультиплексора 2О поступают на .синхронизирующий вход

D-триггера 24, подтверждая состояние 20

D-триггера 23, Когда появится первый импульс переполнения с второго разряда трехразрядного декадного счетчика 19, то состояние D-триггера 23 изменится. Информация с выхода триг- 25 гера 23 переписывается сигналом с выхода мультиплексора 20 в D-триггер 24. Когда информация. перепишется, изменится состояние последнего и сигналом с его выхода по входу 8 . 30 установится RS-триггер .25. Сигнал с его выхода заблокирует элементы И-НЕ

16 и 17. Таким образом за время,. равное =Тд Б, 35 ,где T > — период кварцевого генерато ( ра 15;

N — показания трехразрядного декадного счетчика 19,, пройдет 10 периодов тактовой часто- 4б ты. Следовательно период тактовой частоты T можно определить как

Т,„= 10 где - время, с.

Значение периода T„ считывается . по шине 9 данных в программный блок 8.

Во втором варианте устройства сиг нал ошибки с выхода выделителя 5 оаибок поступает.на второй вход бло50 ка 14 мультиплексирования. Его Функционирование происходит следующим обраэом1 упраляющий регистр 29 поочередно программируется через дешифра%op ЗО так, чтобы на выход мультиплексора 28 npoxoäèë либо тактовый сигнал, либо сигнал ошибки с выделителя 5, Сигнал с выхода мультиплексора 28 поступает на вход счетчика 6 ошибок.

Первоначально счетчик 6 ошибок подсчитывает количество тактовых им%. пульсов за время 1О с, где п1, 2 или 3. Допустим, что в счетчике запи" сано N тактовых импульсов за время t, тогда значение тактовой частоты f

f=N —, Гц.

Это значение заносится .в оперативную память программного блока 8, после чего определяется значением

Т.

Эта константа используется затем для организации цикла работы выделителя.5 ошибок. После этого через блок 14 мультиплексирования на вход счетчика 6 подключается сигнал ошибки с выделителя 5 ошибок и счетчик 6 программируется на подсчет числа ошибок.

В обоих вариантах устройства для установки соответствующих режимов работы отдельных устройств н вывода результата измерерния на цифровое табло .служит блок 3 управления. Организация обмена информацией в параллельном формате между блоками 3 и 8 осуществляется благодаря наличию в составе буферного блока 31, в блоке

3 управления — трех буферных регист-, ров.

Блок 3 управления функционирует следующим образом. Первоначально на управляющие входы устройства, подклю-, ченные к буферному блоку 31, поступают данные о режимах работы блоков устройства. В блок 35 оперативной па. мяти с выходов второй группы блока 31 информация заносится так, чтобы на . индикаторе 39 высвечивались одни нули. Информация в блок 35 заносится по нулевому адресу, так как счетчик.

32 обнулен. Управление режимом записи осуществляется с выходов первой группы блока 31, причем мультиплексор 33 в данном случае управляется: таким образом, чтобы на синхронный вход счетчика 32 поступили тактовые сигналы, которые формируются программным образом в блоке 31.. Блок 35 оперативной памяти при этом программируется на запись. Когда этот блок

35 заполнен, на выход мультиплексо- ра 33 проходят сигналы с выхода генератора 36. Для этого соответствующим

1238243 образом перепрограммируется блок 31.

Для осуществления динамической индикации включен дешифратор 34. Выходы блока 35 и дешифратора 34 через уси- лители. 37 и 38 подключены к соответ- . с ствующим входам индикатора 39. В процессе работы анализатора кодовых последовательностей импульсов регулярно производится опрос управляющих входов, для чего в программном блоке 8 предусмотрен цикл обращения к блоку 3 управления длительностью около IO-ЗО мкс.

Программный блок 8 предназначен для управления анализатором кодовых последовательностей импульсов считывания и обмена информацией Между отдельными блоками устройства, выполнения арифметических операций в формате арифметики с плавающей запятой.

Блок-схема алгоритмов работы анализатора кодовых последовательностей импульсов для первого и второго ва- 25 рианта выполнения устройства пред". ставлена на фиг. 6 и 7 соответственно. Первоначально ". программный блок 8 опрашивает блок 3 управления, затем переходит в режим ожидания приема сигнала Пуск . После этого програмИ 11

Мный блок 8 определяет корректность установки режима. Если режим установлен неверно, то на индикаторе 39 загорается сигнал "Тревога !"..Если режим корректен, то для первого ва35 рианта выполнения устройства измеритель 7 периода определяет значение периода тактовой частоты Т. Результат измерения периода заносится в соот- 40 ветствующую ячейку оперативной памяти программного блока 8. Если период тактовой частоты не определен, то загорается сигнал "Тревога 2". При определении периода тактовой частоты программный блок 8 определяет значе45 ние 32Т с целью организации программной временной задержки при входе в, синхронизм выделителя 5 ошибок. После этого задается цикл входа в синхронизм. В данном случае управляются в динамике блок 4 временного сдвига и выделитель 5 ошибок. Если синхронизм достигнут, то выдается сигнал разрешения эа счет счетчика 6 ошибок.

Если синхронизм не достигнут, то за« 55 горается сигнал "Тревога 3".

Для второго варианта выполнения устройства после определения корректности установки режима счетчик 6 ошибок определяет значение тактовой частоты f. Результат измерения частоты заносится в соответствующую ячейку оперативной памяти программного блока 8. Если тактовая частота не определена, то загорается сигнал

"Тревога 2". При определении тактовой частоты программный блок 8 определяет

1 значение 32 -- с целью организации

f. программной временной задержки при входе в синхронизм выделителя 5 ошибок. После этого задается цикл входа в синхронизм. В данном случае, как и для первого варианта, управляются в динамике блок 4 временного сдвига и выделитель 5 ошибок. Если синхронизм достигнут, то выдается сигнал разрешения на счет счетчика 6 ошибок, если не достигнут, загорается сигнал

"Тревога 3".

После того, как для обоих варианг тов устройства достигнут синхронизм, программным блокам 8 задается время за которое определяется число ошибок N. По истечении этого времени блокируется счетчик 6 ошибок и определяется коэффициент ошибок К . В начале работы после опроса управляющих входов задаются режимы работы входного блока 2 и формирователя ) тактовых сигналов.

Из блок-схемы видно, что в каждом цикле измерения задается алгоритм адаптации анализатора кодовой последовательности импульсов к произвольной временной расстановке тактовых и информационных сигналов.

Формула изобретения

I„ Анализатор кодовых последовательностей импульсов, содержащий входной блок, выделитель ошибок, счетчик ошибок и блок управления, входы которого являются управляющими входами. устройства, информационный вход входного блока является информационным входом устройства, первый информационный выход подключен к инфбрмационному входу выделителя ошибок, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения возможности работы с сигналами, имеющими произвольную временную расстановку тактовых и информационных

1238243 импульсов, в него введены формиро..ватель тактовых сигналов, блок временного сдвига, измеритель периода и программный блок, шина данных, 5 шина синхронизации и адресная шина

I которого подключены к соответствующим шинам входного блока, выделителя ошибок, счетчика ошибок, блока управления, формирователя тактовых 10 сигналов, блока . временного сдвига .и измерителя периода, второй информационный выход входного блока .соединен с первым входом формирователя тактовых сигналов, второй вход которого является тактовым входом устрой- . ства, а первый и второй выходы подключены к входам соответственно измерителя периода и блока временного сдвига, выход которого соединен с 20 тактовым входом входного блока, тактовый выход которого подключен к тактовому входу вьщелителя ошибок, выход которого соединен с входом счетчика ошибок, 25

2.. Анализатор кодовых последовательнбстей импульсов, содержащий входной блок, выделитель ошибок,. счетчик ошибок и блок управления, входы которого являются управляющими входами устройства, информационный вход входного блока является информационным входом устройства, первый информационный выход подключен к информационному входу вьщелителя оши35 бок, отличающийся тем, что, с целью расширения функциональ ных воэможностей путем обеспечения воэможности работы с сигналами, имеющими произвольную временную расата-.

40 новку тактовых и информационных импульсов, в него введены формирователь тактовых сигналов, блок временного сдвига, блок мультиплексирования и программный блок, шина данных, 45 синхронизации и адресная шина которого подключены к соответствующим шинам входного блока, выделителя ошибок, счетчика ошибок, блока управления, формирователя тактовых сигналов, блока временного сдвига и блока мультиплексирования, второй информационный выход входного блока соединен с первым входом формирователя тактовых сигналов, второй вход которого является тактовым входом устройства, а первый и второй выходы подключены соответственно к первому входу блока мультиплексирования и входу блока временного сдвига, выход которого соединен с тактовым входом входного блока, тактовый выход которого подключен к тактовому входу выделителя ошибок, выход которого соединен с вторым входом блока мультиплексирования, выход которого подключен к входу счетчика ошибок..

3. Анализатор по и. -1, о т л ич а ю шийся тем, что измеритель периода содержит кварцевый генератор, и-разрядный декадный счетчик, трехраэрядный декадный счетчик, первый и второй мультиплексоры, декадный счетчик, RS-триггер, первый и второй

D-триггеры, управляющий регистр, дешифратор, первый и второй элементы

И-НЕ, первые входы которых соединены соответственно с входом измерителя периода и с выходом кварцевого генератора, вторые входы объединены и подключены к выходу RS-триггера, вход установки в ноль которого объединен с входами установки в ноль D-триггеров декадного счетчика, п-разрядного декадного счетчика и трехразрядного декадного счетчика и подключен к выходу управляющего регистра, выходы разрядов трехраэрядного декадного счетчика соединены с соответствующими входами второго мультиплексора, выходы которого объединены с соответствующими информационными входами управляющего регистра и подключены к шине данных измерителя периода, входы синхронизации управляющего регистра соединены с шиной синхронизации измерителя периода, управляющий вход управляющего регистра подключен к первому выходу дешифратора, входы которого соединены с адресной шиной измерителя периода, второй выход дешифратора соединен с первым управляк1щим входом второго мультиплексора, второй управлякищий вход которого объединен с входом установки в единицу RS-триггера и подключен к выходу второго D-триггера, вход которого соединен с выходом первого D-триггера, вход которого подключен к выходу переполнения второго разряда трехразрядного декадного счетчика, синхронизирующий вход второго D-триггера объединен с входом декадного счетчика и подключен к выходу первого .мультиплексора, выход декадного счетчика соединен с третьим управляющим входом

1238243

12 второго и управляющим входом первого мультиплексора, входы первого мультиплексора соединены с соответствующими выходами переполнения разрядов п-раз- 5 рядного декадного счетчика, вход которогб и вхэд трехразрядного декадно,го счетчика соединены с выходами со;.ответственно первого и второго элементов И-НЕ.

4. Анализатор по п. 2, о т л ич а ю шийся тем, что блок мультиплексирования содержит мультиплексор, управляющий регистр и дешифратор, входы которого подключены .к адресной шине блока мультиплексирования, выход дешифратора соединен с ,управляющим входом управляющего ре:гистра, информационные входы и.входы синхронизации которого подключены 2п соответственно к шине данных и шине синхронизации блока мультиплексирования, выходы управляющего регистра соединены с управляющими входами мультиплексора, входы и выход которо-25

;го являются .соответствующими входами и выходом блока мультиплексирования.

5. Анализатор по пп. 1 и 2, о тл и ч а ю шийся тем, что блок управления содержит счетчик, мультиплексор, дешифратор, блок оперативной памяти, генератор импульсов, первый и второй ° усилители, индикатор и буферный блок, шина данных, шина синхронизации и адресная шина которого подключены к соответствующим шинам блока управления, входы буферного блока являются входами блока управления, выход генератора импульсов соединен с первым входом мультиплексора, другие входы которого подключены к первым выходам первой группы буферного блока, выход мультиплексора соединен с входом счечика, вход синхронизации которого подключен к второму выходу первой группы буферного блока, выходы счетчика соединены с соответствующими входами блока оперативной памяти и дешифратора, выход которого через первый усилитель подключен к первому входу индикатора ° управляющие входы блока оперативной памяти соединены с соответствующими выходами второй группы буферного бло-. ка, выходы блока оперативной памяти через второй усилитель подключены к второму входу индикатора.

1238243

1238243

ВНИИПИ Заказ 3304/58 Тираж 816 Подписное, 4

Произв.-полигр. пр-тие, г. Ужгород, ул IIpoe THaaý