Преобразователь фазового сдвига в временной интервал

Преобразователь фазового сдвига в временной интервал

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) 628 А2 д)) 4 G 01 R 25/00 фЦ-(,Я(3Ч АЯ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

11" Ц:

ЫЬЛИОТИИ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 678666 (21) 3826236/24-21 (22) 13.12 ° 84 (46) 23.06.86. Бюл. 1! 23 (72) С. Л. Борисов и А. Я. Бурдаев (53) 621.317.77(088.8) (56) Авторское свидетельство СССР

1! 678666, кл. G 01 R:25/00, !979. (54) ПРЕОБРАЗОВАТЕЛЬ ФАЗОВОГО СДВИГА

;ВО ВРЕМЕННОЙ ИНТЕРВАЛ

-,(57) Изобретение относится к измерительной технике и может быть использовано при измерении фазовых сдвигов.

Цель изобретения - повышение точно сти преобразования фазового сдвига, во временной интервал sa счет увели- чения разрешающей способности устройства и увеличения частотного диапазона. Известное устройство содержит триггеры 1 и 2, формирователи 3 и 4 коротких импульсов,,источник 5 опорного напряжения, интеграторы 6 и 7, ключи 8, 9 и 10, инвертор ll, детек тор 12 нуля, дополнительный триггер

13. Для увеличения точности введены реверсивный счетчик 14, элемент"И 15, элементы И-НЕ 16 и 18, формирователи импульсов 17 и 20, пороговый блок

21, инвертор 19 и ключ 22. Точность предлагаемого преобразователя при малых фазовых рассогласованиях входных сигналов на порядок больше, чем у известного, за счет того, что у первого интегратора постоянная времени интегрирования имеет на порядок меньшую величину. Это повышает раз решающую способность устройства, осо бенно на высоких частотах. 2 ил. — Uon — U m

< „

5Î где 1

1l 12

Изобретение относится к измерительной технике и может быть исполь" зовано при измерении фазовых сдвигов °

Цель изобретения - увеличение точности преобразования фазового сдвига во временной интервал за счет увеличения разрешающей способности устройства и увеличения частотного диапазона.

На фиг. 1 приведена структурная схема преобразователя фазового сдвига во временной интервал; на фиг. 2временные диаграммы работы устройства.

Преобразователь фазового сдвига во временной BHTepBRB (фиг e 1) со держит первый триггер 1, второй триггер 2, первый формирователь 3 коротких импульсов, второй формирователь 4 коротких импульсов„ выход первого формирователя коротких им пульсов подключен к первому входу первого триггера, второй вход которого соединен с выходом второго фор мирователя коротких импульсов и со счетным входом второго триггера, источник 5 опорного напряжения, первый интегратор 6, второй интегратор 7., первый ключ 8, второй ключ 9, третий ключ 10, инвертор 11 детектор 12 нуля„ дополнительный триггер 13, причем выход источника опорного напряжения подключен к потенциальным входам первого и второго кл|очей, управляющие входы которых соединены соответственно с выходом первого тригге ра и с прямым выходом. второго триггера, инверсный выход которого подключен к первым входам третьего ключа !

О и дополнительного триггера, выход первого ключа через первый интеграtop и детектор нуля соединен с вторым входом дополнительного триггера

13, выход второго ключа через второй интегратор и инвертор к второму входу третьего ключа, выход которого связан с входом первого интегратора, реверсивный счетчик 14, вход кото рого соединен с выходом элемента

И 15, входами соединенного с выходом второго формирователя коротких импульсов и инверсным выходом второго триггера, выход соединен с третьим входом дополнительного триггера, вы» читающий вход соединен с выходом пер= ного элемента И-HE 16, входами соединенного с выходом дополнительного триггера и через третий формирователь

17 импульсов с выходом детектора ну5

2О

ЭО

4О

45 ля, суммирующии вход соединен с входом обнуления первого интегратора и выходом второго элемента И-HE 18, первый вход которого соединен через инвертор 19 с выходом дополнительного триггера, а второй вход соединен через четвертый формирователь 20 импульсов с выходом порогового блока

21, первый вход которого соединен с выходом первого интегратора 6, а второй вход с первым входом четвертого ключа 22, выход которого соединен с входом первого интегратора 6, а второй вход - с выходом первого элемен-, та И-НЕ 16.

В момент времени Тд по переходу нарастающего входного сигнала через нуль на:выходе формирователя 4 (фиг. 2 1 ), появляется импульс, об» нуляющий счетчик 14 (фиг. 2 g ), переводящий триггеры l и 2 в единичное состояние (фиг„ 2 g,е.). При этом ключи 8 и 9 подключают опорное напряжение с выхода источника 5 на вход интеграторов 6 и 7. Интеграторы производят операцию интегрирования (фиг. 2 Ж,) ). По мере достижения выходного напряжения интегратора 6 некоторого порогового уровня Uq поро» говый блок 21 и формирователь 20 им пульсов вырабатывают сигналы обнуления интегратора 6 (фиг. 2 й-), которые проходят также через второй эле мент И-HE 18 на суммирукнций вход счетчика 14. Интегратор 6 обнуляется этими сигналами, количество которых подсчитывается счетчиком 14. В мо» мент времени 7„ по переходу нарастающего первого входного сигнала через нуль (фиг, 2 о ) на выходе формирователя 3 появляется импульс (фиг. 2 6 ), переводящий триггер 1 в нулевое со» стояние. Ключ 8 отключает источник

5 опорного напряжения от интегратора

6, на котором запоминается напряже ние, определяемое по формуле время интегрирования интегратора 6; постоянная времени интег рирования интегратора 6; напряжение на выходе источника 5 опорного напряжения; число импульсов обнуления за время интегрирования, )239628 зр

5 х ду = <5

В момент времени Т1 по переходу нарастающего второго входного на пряжения через ноль (фиг. 2 6 ) на выходе формирователя 4 появился им пульс, переводящий триггер 2 в нуле» вое .состояние, а триггер 13 - в единичное (фиг. 2 ). При этом ключ 9 размыкается, интегратор 7 заканчивает интегрирование и его выходное напряжение через ключ 10 и инверторы )р поступает на вход интегратора 6, который начинает интегрировать напряжение, определяемое по формуле

Т

)-) г = )-4п р

15 где 6 - постоянная времени интегратора 7;

Т - период входных сигналов.

Напряжение на выходе интегратора

6 начинает уменьшаться. При переходе его через нулевой уровень детектор

12 нуля вырабатывает сигнал, по ко-, торому формирователь 17 импульсов и ключ 22 производят запись информации в интегратор таким образом, чтобы на его выходе появилось пороговое напряжение U< . При этом на вычитающий вход счетчика 14 через элемент

-HE 16 поступают импульсы записи (фиг. 2 К).

Триггер 13 переводится в нулевое состояние при одновременном наличии сигналов на выходах детектора нуля и реверсивного счетчика (момент времени Tr). При этом

U — — U ш = (U — ) — — U (K-l), T ty. о < =, 5 . 0H G 6„ где К - число импульсов записи;

t формируемый интервал време 4р ни.

Так как число импульсов обнуления на один меньше, чем число импульсов записи, то получаем где К - коэффициент пропорциональности, не зависящий от периода входных сигналов, опорного и порогового напряжений.

Предлагаемый преобразователь позволяет производить преобразование фазового сдвига входных сигналов во временной интервал, причем точность его при малых фазовых рассогласованияк входных сигналов на порядок больше, чем у известного, эа счет того, что у первого интегратора постоянная времени интегрирования имеет на порядок меньшую величину. Это повышает разрешающую способность устройства, особенно на высоких частотах.

Формула изобретения

Преобразователь фазового сдвига во временной интервал по авт. св.

У 678666, отличающийся тем, что, с целью увеличения точности, в него введены реверсивный счетчик, два элемента И-НЕ, элемент И, два формирователя импульсов, порого вый блок, инвертор и ключ, при этом вход R реверсивного счетчика соединен с выходом элемента И, входами соеди ненного с выходом второго формирователя коротких импульсов и инверсным выходом второго триггера, выход ре» версивного счетчика соединен с тре» .тьим входом дополнительного триггера, вычитающий вход реверсивного счетчика соединен с выходом первого элемента H-НЕ, входами соединенного с выходом дополнительного триггера и через первый формирователь импульсов с выходом детектора нуля, суммирующий вход реверсивного счетчика соединен с входом обнуления первого интегратора и выходом второго элемента И НЕ, первый вход которого соединен через введенный инвертор с выходом дополни™ тельного триггера, а второй вход со» единен через второй формирователь импульсов с выходом порогового блока, первый вход которого соединен с выхо дом первого интегратора, а второй вход - с первым входом введенного ключа; выход которого соединен с входом первого интегратора, а второй вход его соединен с выходом первого элемента И-НЕ.

1239628 t

1 t

t t

Фиг. 2

Составитель В. Шубин

Редактор Л. Гратклло Техред М.Ходанич Корректор E. Рошко

Заказ 3391/45

Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д„ 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4