Арифметическое устройство

Арифметическое устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифро- ,вой вычислительной технике и может быть использовано в составе как специализированных ЭВМ, так и ЭВМ широкого назначения. Цель изобретения - повьшение быстродействия за счет совмещения во времени вьшолнения отдельных элементарных операций. Поставленная цель достигается тем, что в арифметическом устройстве, каждый разряд которого содержит четыре триггера., шестнадцать элементов И и шесть элементов ИЛИ, в каждай разряд дополнительно вводятся седьмой элемент ИЛИ и элемент НЕ с-соответствзгняцими связями . 2 ил. 00 со Nl

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (б1) 4 G 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. (21) 3625188/24-24 (22) 15.07.83 (46) 23.06,86. Бюл. В 23 (72) Б.М.Власов, В.А.Фотин, Н.В.Краснова и Т.Б.Власова (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 318941, кл. С 06 F 7/50, 1972.

Авторское свидетельства СССР

Ф 842794, кл, G 06 F 7/38,. 1979. (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в составе как специализированных ЭВИ, так и ЭВМ широкого назначения. Цель изобретения— повышение быстродействия за счет совмещения во времени выполнения отдельных элементарных операций. Поставленная цель достигается тем, что в арифметическом устройстве, каждый разряд которого содержит четыре триггера, шестнадцать элементов И и шесть эле ментов ИЛИ, в каждый разряд дополнительно вводятся седьмой элемент ИЛИ и элемент НЕ с соответствующими связями. 2 ил.

12

Изобретение относится к цифровой вычислительной технике и предназначается для использования в составе цифровых вычислительных машин.

Цель изобретения — повышение быстродействия.

На фиг.1 приведена функциональная схема двух двоичных разрядов арифметического устройства, на фиг.2 — временная диаграмма работы арифметического устройства.

Разряд арифметического устройства содержит триггеры 1-4, элементы И 520, элементы ИЛИ 21-27, элемент HE 28„ тактовые входы 29-31 устройства., вход

32 переноса устройства, тактовые входы 33-36 устройства, информационный вход 37 устройства.

Арифметическое устройство работает следующим образом.

Рассмотрим работу на примере вы— полнения операции сложения двух положительных чисел, представленных в двоичном коде. Предварительно до вы- полнения первой операции сложения все триггеры устройства устанавливаются в нулевое .состояние за счет подачи на нулевые. входы триггеров исполнительного импульса (для упрощения фиг.1 входы установки триггеров в нулевое состояние не приводятся).

Первое слагаемое поступает по входу

37 и заносится в триггеры 3 всех разрядов за счет подачи на вход 35 импульса. Импульс по цепи элементов

И 19, HJIH 23, И 15, ИЛИ 26 поступает на единичный вход триггера 3 и устанавливает его в единичное состояние.

Если на входе 37 отсутствует потенциал, соответствующий коду единицы, то триггер 3 не меняет своего первоначального состояния. Первое слагаемое теперь хранится в триггерах 3, а код второго слагаемого поступает по входу 37.

По первому временному такту (t<) выполняются операции пересылки кода из триггеров 3 в:триггеры 2 и 4, для чего подаются импульсы на входы 30 и 34.

По второму временному такту (tz) выполняется первое сложение по модулю два кода первого слагаемого, хранящегося в триггерах 2-4 и кода второго слагаемого, поступающего по входу 37. Для выполнения этого на вход

35 подается импульс. В тех двоичных разрядах, в которых на входе 37 при39710

20

Если в триггерах 2-4 хранится код нуля, код второго слагаемого равен единице, а переноса из младшего .раз-

50 ряда нет, то второй импульс, по цепи элементов И 19 и ИЛИ 27 поступивший на первый вход элемента И 20, мог бы поступить в старший разряд, если бы нулевой выход триггера 3 непосредст 5 венно бып бы подключен к входу эле25

35 сутствует потенциал, соответствующий коду единицы, импульс по цепи элементов H 19, ИЛИ 23 поступает на входы элементов И 14 и 15 и производит инвертирование кода, хранящегося в триггере 3.

Если до поступления второго тактового импульса в триггерах 3 и 4 хранится код единицы, то импульс с выхода элемента И 14 через элемент ИЛИ 24 старшего разряда поступает на второй вход элемента И 20, на первый вход которого поступает импульс по цепи элементов И 19 и ИЛИ 27. Таким образом, еще до переключения триггеров

3 и 2 второй импульс формирует сигнал переноса из данного разряда в старший разряд, что повышает быстродействие работы устройства.

Если до поступления второго тактового импульса в триггерах 2-4 хранится код нуля, а код второго слагаемого в данном разряде равен единице и в младшем разряде формируется сигнал переноса., то в данном разряде лев обходимо обеспечить распространение переноса в следующий (старший) разряд. Это достигается за счет подачи второго тактового импульса по цепи элементов И 19 и ИЛИ 27 на первый . вхсд элемента И 20, что позволяет сигналу переноса, поступившему из младшего разряда, через элементы

ИЛИ 24 и И 20 распространяться в сторону. старших разрядов в период времени tq. По истечении времени, равного длительности „,, управление распространением сигнала переноса через данный разряд осуществляет триггер 2, так как этот триггер установлен импульсом t в единичное состояние. В данном случае исполнительный импульс про— ходит по цепи элементов И 19 и ИЛИ 22.

Отметим еще одну особенность работы во время выполнения первого сложения по модулю два ° мента ИЛИ 24. Для исключения возможного сбоя в работе второй исполнительный импульс через элемент НЕ 28

1239710 поступает на вхрд элемента И 12 и ,запрещает работу на время длительности второго импульса.

По третьему временному такту (Q ) осуществляется перескока результата первого сложения по модулю два, хранящегося в триггере 3, в триггер 4.

Это необходимо для подготовки выпол.нения второго сложения по модулю два.

Одновременно с пересылкой кода из 10 триггера 3 в триггер 4 продолжает формироваться потенциал сквозного пе:реноса. ,По четвертому временному такту (tr ) по завершении распространения fS максимального переноса на вход Зб подается импульс. В тех разрядах, в которых по входу 32 из младших разрядов поступает потенциал сквозного переноса, импульс по цепи элементов 20

И 11 и ИЛИ 23 поступает на входы элементов И 14 и 15 и выполняет второе сложение по модулю два. Четвертый такт завершает выполнение операции сложения двух кодов. 25

Операция вычитания кодов осуществляется аналогично рассмотренному выше выполнению операции сложения.

Отличие состоит в том, что по второму временному такту на входы триггера 3 подается инверсное значение кодов с входа 37.

Операция умножения кодов выполняется путем последовательных сложений кода, хранящегося в триггерах 3 и 4 и кода, поступающего по входу 37, и сдвигов кодов вправо на один разряд.

Выполнение сдвигов кодов на один . разряд вправо осуществляется за два ,временных такта. По первому такту код из триггеров .1 пересылается со сдвигом на один разряд вправо в триггеры 2. Для выполнения этого на вход

31 подается импульс. По второму такту код числа, хранящийся в триггерах

2, пересылается в триггеры 1. Для выполнения этого на вход 29 подается импульс.

Сдвиг кода в триггерах 3 и 4 осуществляется аналогичным образом. Отличие состоит только в том, что пересылка кода в триггеры 4 выполняется без сдвига, а пересылка кода в триггеры 3 выполняется со сдвигом на один разряд вправо. Для выполнения этого импульсы последовательно подаются на входы 34 и 33, При условии, что код множителя хранится в .триггерах 1 код множимого поступает на вход 37, а триггеры

3 и 4 установлены в нулевое состояние. На первом этапе. выполнения oneрации умножения код триггеров 1 сдвигается вправо до тех пор, пока в последнем .(младшем) разряде не появляется код единицы. После этого сдвиги кода прекращаются и выполняется операция сложения с кодом, поступающим по входу 37. Операции сложения кодов в ходе выполнения операции умножения идентичны рассмотренной выше отдельной операции сложения. После выполнения операции сложения производится одновременный сдвиг кодов, хранящихся в триггерах вправо на один. Если после выполнения сдвига кодов на разряд вправо в последнем разряде снова хранится код единицы, то операции сложения с последующим сдвигом повторяются. Если же в последнем разряде хранится код нуля, -то выполняется только сдвиг кодов триггеров сумматора. Сдвиги и сложения повторяются да тех пор,. пока не будет сделано число сдвигов, равное числу двоичных разрядов множителя. Следует отметить, что подача необходимых импульсов на тактовые входы устройства обеспечивается аналогично прототипу известными средствами, !

Формулаизобретения

Арифметическое устройство, калдый разряд которого содержит четыре триггера, шестнадцать элементов И, шесть элементов ИЛИ, причем в разряде нулевой и единичный входы первого триггера соединены соответственно с выходами первого и второго элементов И, первые- входы которых соединены соответственно с инверсным и прямым выходами второго триггера, нулевой и единичный входы которого соединены соответственно с выхоцами первого и второго элементов ИЛИ, первый и второй входы первого элемента ИЛИ соединены соответственно с выходами третьего и четвертого элементов И., первый и второй входы второго элемента ИЛИ соедииены соответственно с выходами пятого и шестого элементов И, выходы седьмого и восьмого элементов И соединены соответственно с первыми входами третьего и четвертого элементов

1239710

ИЛИ, нулевой и единичный входы третьего триггера соединены соответст-. венно с выходами пятого и шестого элементов ИЛИ, первый и второй входы пятого элемента ИЛИ соединены соответственно с выходами девятого и десятого элементов И, первьщ и второй входы шестого элемента ИЛИ соединены соответственно с выходами одиннадцатого и двенадцатого элементов И, первые.входы десятого и одиннадцатого элементов И соединены соответственно с прямым и инверсным выходами четвертого триггера, нулевой и, единичный . входы которого соединены соответственно с выходами .тринадцатого и четырнадцатого элементов И, инверсный выход третьего триггера соединен с первыми входами третьего, восьмого и тринадцатого элементов И, прямой выход третьего триггера соединен с первыми входами шестого и четырнадцатого элементов И, вторые входы десятого и одиннадцатого элементов

И соединены с выходом третьего элемента ИЛИ, второй вход которого соединен с выходом пятнадцатого элемента И, причем в устройстве инверсный и прямой выходы первого триггера каждого разряда соединены соответственно с первыми входами четвертого и пятого элементов И соседнего младшего разряда, инверсный и прямой выходы четвертого триггера каждого разряда соединены соответственно с первыми входами девятого и двенадцатого элементов И соседнего младшего разряда, первые входы пятнадцатых элементов И всех разрядов являются информа. ционным входом устройства, первый, второй, третий, четвертый, пятый, шестой и седьмой тактовые входы которого соединены соответственно с вторыми входами первого и второго элементов И, вторыми входами третьего и шестого элементов И, BtopbMH входами четвертого и пятого элементов И, 1О вторыми входами девятого и двенадцатого элементов И, вторыми входами тринадцатого и .четырнадцатого элементов И, с вторым входом пятнадцатого элемента И и с первым входом седьмо1Б го элемента И каждого разряда, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, каждый разряд содержит седьмой элемент

ИЛИ и элемент НЕ, причем в каждом

20 разряде второй вход пятнадцатого элемента И через элемент НЕ соединен с вторым входом восьмого элемента И, выход пятнадцатого элемента И соединен с третьим входом второго элемента ИЛИ и с первым входом седьмого элемента ИЛИ, второй вход которого соединен с прямым выходом второго триггера, выходы четвертого и седьмого элементов ИЛИ соединены соответстЗО венно с первым и вторым входами шестнадцатого элемента И, причем в устройстве выход шестнадцатого элемента

И каждого разряда соединен с вторым входом четвертого элемента ИЛИ и с вторым входом седьмого элемента И соседнего старшего разряда, выход деся- того элемента И каждого разряда соединен с третьим входом четвертого элемента ИЛИ соседнего старшего раз-.

40 ряда.

1239710

Фиг.1

1239710 ересылка (

7ересылма кода из Тр. о о Тр. Ф(дторщ лощеное кодоо по модулю 2 (оторое) Ф . 2

Составитель А.Клюев

Техред Л.Олейник Корректор Е.Рошко >

Редактор Е.Папп

Заказ 3397/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4