Передающее устройство системы с решающей обратной связью

Передающее устройство системы с решающей обратной связью

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике свя зи и Mv6. использовано в системах передачи дискретной информации с решающей обратной связью. Повьшается верность передачи путем снижения вероятности выпадения сообщения. Уство содержит буферный накопитель 1, распределитель считьшания 2, блок ключей 3, датчик комбинации Покой. 4, семь злементов ИЛИ 5,6,7,8,9,10 и (Л ел

,.SU„, 123987

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (504 Н04 L 1 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3813484/24-09 (22) 15. 11,84 (46) 23.06.86. Бюл. 9 23 (72) А.Л. Залманов,.Б.N. Клебанов, М.Н. Колтунов и А.А. Пшеницын (53) 621.394.662.2(088.8) (56) Авторское свидетельство СССР, Ф 642860, кл. Н 04 L 1/16, 1979. (54) ПЕРЕДАЮЩЕЕ УСТРОЙСТВО СИСТЕМЫ С

РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ (57) Изобретение относится к технике связи и м|б. использовано в системах передачи дискретной информации с решающей обратной связью. Повышается верность передачи путем снижения вероятности выпадения сообщения. Уство содержит буферный накопитель 1, распределитель считывания 2, блок ключей 3, датчик комбинации "Покой", 4, семь элементов ИЛИ 5,6,7,8,9,10 и

123987

11, формирователь задержки передачи комбинации "Покой" (ФЗПКП) 12, формирователь временного интервала (ФВИ)

13, повторитель 14, счетчик импульсов 15, преобразователь последовательного кода в параллельный (ППКП)

16, три триггера 17 — 19, два элемента И 20 и 21, дешифратор 22, блок кодирования 23, блок сравнения 24 и приемник сигнала обратной связи 25.

Если число повторных передач одного и того же сообщения превысит заданный порог, равный емкости счетчика им5 пульсов 15, то сигнал с выхода его старшего разряда установит триггер

19 в положение "1", в результате чего ФЗПКП 12 и ФВИ 13 установятся в нулевое положение, а с инверсного выхода триггера 19 на вход элемента И

20 подается запрещающий сигнал. Цель достигается введением элементов ИЛИ

8-11, ФЗПКП 12, ФВИ 13, счетчика импульсов 15,, ППКП 16, триггеров

17 — 19, элемента И 21, дешифратора 22 и блока сравнения 24. ил.

Изобретение относится к технике связи и может быть использовано в системах передачи дискретной информа- ции с решающей обратной связью.

Цель изобретения — повьппение верности передачи путем снижения вероят- ности выпадения сообщения. . На чертеже представлена структурная электрическая схема передающего устройства системы с решающей обратной связью.

Передающее устройство системы с решающей обратной связью содержит буферный накопитель 1, распределитель

2 считывания, блок 3 ключей, датчик

4 комбинации "Покой", первый 5, второй 6, третий 7, четвертый 8, пятый

9, шестой 10, седьмой 11 элементы

ИЛИ, формирователь 12 задержки передачи комбинации "Покой", формирова. тель 13 временного интервала, повторитель 14, счетчик 15 импульсов, преобразователь 16 последовательного кода в параллельный, первый триггер 17, второй триггер 18, третий триггер 19, первый элемент И 20, второй элемент .И 21, дешифратор 22, блок 23 кодирования, блок 24 сравнения, приемник 25 сигнала обратной связи.

Передающее устройство системы с ре. шающей обратной связью работает сле дующим образом, В исходном положении счетчик 15 импульсов, формирователи 12 и 13,распределитель 2 и первый, второй, тре- З5 тий триггеры 17-19 находятся в нулевом .положении. Сигнал запуска, посту2 пающий на шину запуска, устанавливает третий триггер 19 в положение "0", а также через шестой элемент ИЛИ 10 устанавливает первый триггер 17 в положение 1, и через пятый элемент

ИЛИ 9,сбрасывая формирователь 13 в исходное состояние. При наличии информации сигнал с управляющего выхода буферного накопителя 1 через седьмой элемент ИЛИ 11 сбрасывает формирователь 12 в исходное состояние и запускает распределитель 2, который обеспечивает последовательное считывание информации из буферного накопителя 1 через блок 3, первый и второй элементы ИЛИ 5 и 6 в блок 23 с последующей передачей в канал связи.

Одновременно эта информация записывается в повторитель 14. По окончании цикла передачи сигнал с выхода старшего разряда распределителя 2 через четвертый элемент ИЛИ 8 устанавливает первый триггер 17 в положение

"0, тем самым снимая сигнал сброса с формирователя 13. Сигнал соответствующего состояния формирователя 13 через дешифратор 22 устанавливает второй триггер 18 в положение "1", разрешая прохождение сигнала "Подтверждение" с выхода приемника 25 на вход преобразователя 16, с выхода которого принятый сигнал поступает на первые входы блока 24, на вторые входы которого поступает эталонный сигнал обратной связи. При совпадении принятого сигнала обратной связи с эталонным блок 24 вырабатывает сигИЛИ 7 и шестой элемент ИЛИ 10 устанавливает соответственно второй триггер 18 в положение "0", а первый триггер 17 в положение "1". При этом на управляющий вход буферного накопителя 1 поступает очередной сигнал запроса информации, а на второй вход второго элемента И 21 — запрещающий сигнал. Если на выходе блока 24 не формируется сигнал Совпадение", то

10 сигнал с выхода старшего разряда формирователя 13 поступает на управляющий вход повторителя 14, в результате чего записанная там информация через первый элемент И 20, второй элемент ИЛИ 6 и блок 23 будет повторно передана в канал связи. Если число повторных передач одного и того же сообщения превысит заданный порог, равный емкости счетчика 15 импульсов, то сигнал с выхода старшего разряда счетчика 15 импульсов устанавливает третий триггер 19 в положение " 1", в результате чего на формирователи 12 и 13 через соответственно седьмой и пятый элементы ИЛИ 11 и 9 подаются, сигналы установки формирователей в нулевое положение, а с инверсного, выхода третьего триггера 19 на вход

30 первого элемента И 20 подается запрещающий сигнал.

При отсутствии в исходном состоянии очередной информации в буферном накопителе 1 сигнал с выхода старшего разряда распределителя 2 через четвертый элемент ИЛИ 8 устанавливает первый триггер 17 в нулевое положение. Сигнал с выхода старшего разряда формирователя 12 запускает датчик 4, информация с которого поступает в канал связи.

Формула изобретения

Передающее устройство системы с 45 решающей обратной связью, содержащее последовательно соединенные буферный накопитель, блок ключей, первый и второй элементы ИЛИ и блок кодирова50 ния, выход которого является выходом устройства, последовательно соединенные повторитель и первый элемент И, выход которого подключен к другому входу второго элемента ИЛИ, приемник сигналов обратной связи, вход которо- 55

ro является входом устройства, третий элемент ИЛИ, датчик комбинации

"Покой" и распределитель считывания, з 1239 нал "Совпадение", который сбрасывает счетчик 15 импульсов в исходное положение, а также через третий элемент

875 вход которого подключен к другому выходу буферного накопителя, а первый выход — к соответствующему входу блока ключей, выход датчика комбинации

"Покой подключен к соответствующему входу первого элемента ИЛИ, выход второго элемента ИЛИ подключен к одному из входов повторителя, о т л ич а ю щ е е с я тем, что, с целью повышения верности передачи путем снижения вероятности выпадения сообщения, в него введены последовательно соединенные четвертый элемент.

ИЛИ, первый триггер, пятый элемент

ИЛИ, формирователь временного интервала, дешифратор, второй триггер,второй элемент И, преобразователь последовательного кода в параллельный и блок сравнения, шестой и седьмой элементы ИЛИ, последовательно соединенные счетчик импульсов, третий триггер, прямой выход которого подключен к объединенным второму входу пятого элемента ИЛИ и к первому входу седьмого элемента ИЛИ, второй вход которого подключен к входу распределителя считывания, а выход — к входу формирователя задержки передачи комбинации Покой", выход которого подключен к объединенным входу датчика комбинации |Покой| и к первому входу четвертого элемента ИЛИ, второй вход которого подключен к второму выходу распределителя считывания, выход блока сравнения подключен к объединенным первым входам третьего элемента ИЛИ, счетчика импульсов, и шестой элемент

ИЛИ, объединенные вторые входы шестого элемента ИЛИ и третьего триггера являются входом сигнала "Запуск", .выход шестого элемента ИЛИ через первый триггер подключен к входу буфер-. ного накопителя, другой выход формирователя временного интервала подключен к объединенным вторым входам счетчика импульсов, повторителя и третьего элемента ИЛИ, выход которого подключен к другому входу второго триггера, инверсный выход третьего триггера подключен к другому входу первого элемента И, выход приемника сигнала обратной связи подключен к второму входу второй схемы И, другой вход блока сравнения является входом эталонного сигнала обратной связи,соответствующие входы формирователя задержки передачикомбинации "Покой",счетчика иформирователя временныхинтервалов являются входами тактовых импульсов.