Устройство для квазикогерентного приема фазоманипулированных сигналов

Устройство для квазикогерентного приема фазоманипулированных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи. Повьшается помехоустойчивость и быстродействие вхождения в синхронизм . Устройство содержит коррелятор I, блок 2 выбора макс.сигнала, блок 3 памяти, опорный многофазный генератор 5, формирователь 6 управляющего сигнала, блок 7 тактовой синхрониза

СООЭ СОВЕТСНИХ

РЕСПУБЛИК аа а11 (5D4 Н 4L27 22

ОПИСАКИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ. СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ (21) 3785449/24-09 (22) 30,08.84 (46) 23.06.86, Бюл. 11 23 (72) Л.Ф. Фадеев и Л.И. Головков (53) 621.376.52(088.8) (56) Окунев 10.Б. и др. Фазоразностиая модуляция и ее.применение для передачи дискретной информации. М.:

Связь„ 1967, с.38-40.

Авторское свидетельство СССР

И 1159151, кл. Н 03 Ь 13/00, 1983. (54) УСТРОЙСТВО ДЛЯ КВАЗИКОГЕРЕНТНОГО ПРИЕМА ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение относится к технике связи. Повышается помехоустойчивость и быстродействие вхождения в синхрониэм. Устройство содержит коррелятор

1, блок 2 выбора макс. сигнала, блок

3 памяти, опорный многофазный генератор 5, формирователь б управляющего сигнала, блок 7 тактовой синхрониза1239885 пни, элементы И !4, 15, 38-45, 47-54, 56-63, 64-71, 73-76, элементы ИЛИ 4, 20, 21, 22-29, 30-37, 46, 55, 72, 81-88, триггеры 77-80. Цель достигается введением формирователя 10 признака подканала, стробирующих блоков 8.и 9, сумматоров 12 и 13, элементов И 18 и 19, коммутаторов 16 и 17 подканалов, коммутатора El опорного сигнала. По п.2 формулы блок 7 содерИзобретение относится к технике связи и может быть использовано в системах передачи данных по каналам связи

Цель изобретения — повышение поме- 5 хоустойчивости и быстродействия вхождения в синхронизм.

На фиг.l изображена структурная электрическая схема предлагаемого устройства; на фиг.2 - структурная электрическая схема блока тактовой синхронизации; на фиг.3 - структурная электрическая схема коррелятора.

Устройство для квазикогерентного приема фазоманипулированных сигналов содержит коррелятор 1, блок 2 выбора максимального сигнала, блок 3 памяти, первые элементы ИЛИ 4, опорный многофазный генератор 5, формирова- 20 тель 6 управляющего сигнала, блок 7 тактовой синхронизации, первый и второй стробиру1ощие блоки 8 и 9, формирователь 10 признака подканала, коммутатор 11 опорного сигнала, первый и второй сумматоры 12 и 13, первый и второй элементы И 14 и 15, первый и второй коммутаторы 16 и 17 подканалов,. третьи и четвертые элементы

И 18 и 19, второй и третий элементы

ИЛИ 20 и 21. При этом первый сумматор содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы ИЛИ 22 - 29. Второй сумматор содержит первйй, второй, третий, четвертый, пятый, шестой, 35 седьмой и восьмой элементы ИЛИ 30—

37. Первый коммутатор подкаиала со" держит первый, второй, третий, четвертый, пятый, шестой, седьмой и

40 восьмой элементы И 38 - 45 и элемен-, жит формирователь управляющего сигнала, делитель частоты, дешифратор, определитель знака подстройки фазы, элемент памяти, инвертор, диоды, ин" тегратор со сбросом, перемножитель.

По п, 3 формулы коррелятор содержит усилители постоянного тока, сумматоры, интеграторы со сбросом, перемножители . 2 з.п. ф -лы, 3 ил. ты ИЛИ 46. Второй коммутатор подканала содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И 47 — 54 и элемент

ИЛИ 55. Первый стробирующий блок содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И 56 — 63. Второй стробирующий блок содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы

И 64 - 71. Коммутатор опорного сигнала содержит элементы ИЛИ 72, первый, второй, третий и четвертый элементы И 73 — 76, Формирователь признака подканала содержит первый, второй, третий и четвертый триггеры 77 — 80, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы

ИЛИ 81 " 88. Блок тактовой синхронизации содержит формирователь 89 управляющего сигнала, делитель 90 частоты, дешифратор 91; определитель

92 знака подстройки фазы, элемент 93 памяти, инвертор 94, первый и второй диоды 95 и 96, интегратор 97 со сбросом и перемножитель 98, Коррелятор содержит первый и второй усилители;

99 и 100 постоянного тока, первый и второй сумматоры 101 и 102, первый и второй интеграторы 103 и 104 со сбросом, первый и второй перемножители 105 и 106.

Устройство работает следующим образом.

Принимаемый сигнал перемножителя на перемножителях 105 и 106 коррелятора l.с двумя взаимоортогональными опорными сигналами с выхода опорно885 з 1239

ro многофазного генератора 5, некогерентными в начальный момент работы с входным сигналом. Через получаемые на выходах интеграторов !03 и

104 со сбросом коррелятора 1 напряжения производится вычисление проекций сигнала на соответствующие опор. ные колебания в двух подканалах с последовательно включенными в каждом сумматоре 101(102) и усилителем 0

99 (100) постоянного тока, Увеличение на два числа зависимых каналов вызвано тем, чтобы устранить неопределенность фазы за счет ее набега и информационной манипуляции. Благодаря !5 этому, необязательно чтобы в начальный момент работы опорный сигнал .был когерентен с принимаемым. Постояннге напряжения с выходов интеграторов

103 и 104 со сбросом поступают на 20 входы двух двухвходовых сумматоров

101 и 102. Напряжения на выходах сумматоров 101 и 102 имеют те же знаки, что и проекции сигнала на соответствующие опорные колебания, и подают 25 ,для усиления на усилителе 99 и 100 постоянного тока.

Получаемые с интеграторов 103 и

104 со сбросом и усилителей 99 и

100 постоянного тока, выходы которых ЗО являются выходами коррелятора 1, напряжения, знаки которых соответствуют знакам проекций векторов сигналов на

".оординатные функции, подаются на лок 2 выбора максимального сигнала.

После коррелятора l действия с сигналами производится только со зна" хами их проекции на координатные функ. ции, так как в устройстве определяет= ся не точное местоположение вектора 4О сигнала, а только угол на фазовой плоскости, в катором находится вектор сигнала и который определен координатными функциями. Это позволяет декодировать сигнал по знакам проекций его вектора на координатные функции, получаемые на выходе коррелятора l.

Сигнал на соответствующем выходе блока 2 выбора максимального сигнала соответствует определенному ноложению50 его вектора на фазовой плоскости. Положение вектора сигнала (n-i } посылки на фазовой плоскости запоминается в одном из триггеров блока 3 памяти. Сигналы (n-i)-й и п-й посылок С блока 2 вы- 55 бора максимального сигнала и блока 3 памяти поступают на соответствующие элементы И 14 и 15 и ИЛИ 4, в которых производится выделение сигналов рассогласования положительных и отрицательных уходов астоты.

Операция выделения рассогласования положительной разности частот производится на элементах И 14 выходы которых через второй стробирующий блок 9 объединены элементом ИЛИ

21 ° Формирователь 10 признака подканала подключает на вход элемента

ИЛИ 21 соответствующие элементы И 14 через стробирующий блок 9, Операция выделения сигнала рассогласования отрицательной разности частот производится аналогично с элементов И 15 через стробирующнй блок

8. Первые элементы ИЛИ 4 служат для снятия манипуляции фазы. Формирователь 10 признака подканала работает следующим образом. Сигналы рассогласования, получаемые с выходов элементов И 14 и 15, сгруппированы по признакам каждого из четырех подканалов.

Сигналы рассогласования, принадлежащие первому подканалу, сгруппированы элементом ИЛИ 86, принадлежащие по порядку подканалам - соответственно элементами ИПИ 81, 87 и 88.

До наступления режима слежения в режиме синхронизации первым обязательным условием является наличие сигнала в соседних координатных фазовых углах во время соответственно (и-!)"й и и-й посылок, В режиме слежения сигнал может перейти, а может и не перейти в соседний фазовый угол, а остается на прежнем месте. Введение этого признака мажет привести к неопределенности в формировании признаков двух соседних подканалов. Поэтому для формирования признака подканала для обоих режимов сигнал с выхода каждого элемента ИЛИ 81, 86—

88 поступает раздельно на первые установочные входы триггеров ?7 — 80, на вторые установочные R-входы которых раздельно через элементы ИЛИ 85, 82, 83 и 84 поступают сигналы с элементов ИЛИ 81, 86, 88 и 87, В результате при появлении сигнала рассогласования одного иэ подканалов на выходе одного из триггеров 77 — 80 появляется положительный потенциал (сиг. нал разрешения), а другие триггеры

77 — 80 устанавливаются в нулевое состояние (сигнал запрета).

С выхода элементов ИЛИ 20 и 21 два сигнала рассогласования, соответст1239885 Ь вующие знакам ухода частоты входного сигнала, поступают через формирователь 6 управляющего сигнала на управ- ляющий вход опорного многофазного генератора 5.

Формирователь 6 управляющего сигнала содержит R5 -триггер, переходную

RC-цепочку и фильтр нижних частот (ФНЧ)(не показаны). На R-вход триггера поступает сигнал рассогласова- 10 ния одного знака, на S-вход — другого. При поступлении "1" на Квход триггер устанавливается в единичное состояние и находится "в нем до тех пор, пока íà S-вход не пос- 15 тупит сигнал рассогласования "1" другого знака и не опрокинет триггер в нулевое состояние.

С помощью RC-цепочки и ФНЧ, образующих полосовый фильтр, выделяется 20 постоянная составляющая одного или другого знака в зависимости от знака ухода частоты, которая поступает на управляющий вход опорного многофаэного генератора 5 для подстройки частоты с формирователя 6 управляющего сигнала. .В режиме слежения, сигнал на входе

ФНЧ симметричный и постоянная состав. ляющая отсутствует.. Частота перемен- 30 ной составляющей в режиме сннхронизма очень мала и практически не оказывает влияния на работоспособность системы автоматической подстойки частоты (АПЧ). Эксперимент показал, что на частоте 500 кГц погрешность АПЧ составила не более 10 Гц. управляющее напряжение постепенно нарастает, а затем постепенно падает при переходе в режим слежения, что в 40 противовес классической системе фазовой автоподстройки частоты (ФАПЧ ), позволяет производить подстройку час-1 тоты без переходных процессов и восстанавливать переданные двоичные сим-45 волы в .режиме синхронизации..

Для исключения неопределенности фазы сформированного квазикогерентного сигнала опорный сигнал на блок 7 тактовой синхронизации поступает че- 50 рез коммутатор ll опорного сигнала с опорного многофазного генератора 5, В зависимости от признака подка" нала, поступающего с формирователя

10 признака подканала, на вход блока 55

7 тактовой синхронизации подключается соответствующий опорный сигнал с выхода опорного многофазного генеуатора 5 через элементы И 75, 73, 76 и 74„ выходы которых объединены элементом ИЛИ 72„

Сформированный таким образом кваэикогерентный сигнал поступает на перемножитель 98, на другой вход которого подключен входной фаэоманипулированный сигнал, а выход перемножителя 98 соединен с интегратором 97. со сбросом, Интервалы интегрирования, которые формируют дешифратор 91, внутри пары соседних посылок сдвинуты друг относительно друга на величину, отличную от длительности посылки.

Так как фазы опорного и принимаемого сигналов совпадают, то модули

А и А равны по величине npoh-! 1я екции вектора сигнала на координатную функцию. Для сравнения и-й и (n-1)-й -посылок сигнала по величине (модулю) необходимо освободиться от знаков сигнала. Для этого сигнал поступает в цепь, содержащую параллельно включенные в прямом направлении диоды 95 и 96, в цепь анода одного из них последовательно включен инверт.ор 94, С объединенных катодов диодов сигнал снимается íà блок 92 определения знака подстройки фазы, .причем на первый вход непосредственно, на второй — через элемент 93 памяти, Знак разности модулей и знак перестройки фазы определяются блоком

92 определения знака подстройки фазы местного генератора импульсов синхронизации, который содержит опорный многофазный генератор 5 с частотой пРщ, формирователь 89 управляющего сигнала, делитель 90 частоты íà и и дешифратор 91.

В зависимости от знака величины

В;„ формирователь 89 управляющего сигнала либо вычитает один импульс из последовательности, поступающей на вход делителя 90 частоты, уменьшая тем самым фазу, либо прибавляет один импульс, увеличивая фазу. В результате каждого вычитания или прибавления импульса фазы выходного колебания делителя 90 частоты изменяются на 2 . Дешифратор 91 служит для формирования импульсов синхронизации, управляющих работой интегратора 2? со сбросом и блока 92 опре" деления знака подстройки фазы.!

239885

Еак в режиме синхронизации, так и в режиме слежения сигнал может находиться как в одном, так и в днух соседних или противоположных координатных фазовых углах относительно 5 оси, Для съема информации с одного подканала с целью исключения суммирования шумов со всех подканалов, сравнение сигналов (п-1)-й и и-й посылок производится в двух смежных координатных фазовых углах. Для этого .сигналы как п-й, так и (п"1)-й посылок суммируются попарно со смежных фазовых углов соответственно на элементах ИЛИ 22 — 37. 15

Переданные "О." информации восстанавливают сравнением на элементах

И 18 сигналов (n-1)-й и и-й посылок с одних и тех же фазовых углов.

Переданные "1" информации восстанавливают сравнением на элементах И 19 сигналов (n-1)-й и и-й посылок с про. тивоположных фазовых углов, Для исключения суммирования шумов со всех подканалов в зависимости от признака подканала, поступающего с формирователя 10 признака подканала, подключается на выход "0" соответствующий сигнал с выхода элементов

И 18 через элементы И 38 — 45, выхо- ЗО ды которых объединены элементом

ИЛИ 4б.

Аналогично для исключения суммиро. ваиия шумов со всех подканалов в зависимости от признака подканала,поступающего с формирователя 10 признака подканала, подключается на выход "1" соответствующий сигнал с выхода элементов И 19 через элементы И 47 — 54, выходы которых объединены Элементом 4п

ИЛИ 55.

В начале работы частоты принимаемого и опорного сигналов не совпадают и разность частот меньше . 45

1 т12

2»

50 где — время интегрирования.

Если за время действия сигнала дополнительная фаза нарастает на величину, много меньшую 4, то практически результирующий закон измене- 55 ния фазы мало отличается от того, . который имеет место при отсутствии расстройки по частоте, и прием сигнала не изменится. Для данного случая

II

4ц с-, Поэтому н начальный момент

2 работы устройства неопределенность фазы сигнала за счет разности частот будет отсутствовать.

При несовпадении частот набег фазы происходит в одну или другую сторону, в зависимости от знака разности двух частот относительно координатных осей, Переход фазы в соседний координатный угол определяется опросом с частотой тактирования. Если за время такта- фаза переходит в соседний координатный угол, то выделяется синхроимпульс, который поступает н формирователь 6 управляющего сигнала для сдвига фазы опорного многофазного генератора 5. С каждым синхроимпульсом разность частот уменьшается, скорость набега фазы уменьшается и н установившемся режиме синхронизация осуществляется по ближайшему по направлению набега фазы координатному вектору. Переданные двоичные символы снимаются с координатных фазовых углов, сдвинутых на информационную разность фаз.

Формула изобретения

1 . .Устройство для квйзикогерентного приема фаэоманипулированных сигналов, содержащее коррелятор, выходы которого соединены с соотнетстнующими входами блока выбора максимального сигнала, первые и вторые выходы которого подключены соответственно к первым и вторым входам первых элементов ИЛИ и к соответствующим входам блока памяти, выходы которого соединены с первыми входами соответствующих первых и нторык элементов И, вторые входы которых подключены к соответствующим выходам первых элементов ИЛИ, формирователь управляющего сигнала, выход которого соединен с входом опорного многофазного генератора, первый и второй выходы которого соединены соответственно с первым и вторым входами коррелятора, блок тактовой синхронизации, первый выход которого подключен к тактовому входу блока памяти, второй и третий элементы ИЛИ, выходы которых соединены соответственно с первым и вторым входами формирователя управляющего сигнала, о т л и ч а ю щ е е с я

1239885 1О тем, что, с целью повышения помехоустойчивости и быстродействия вхождения в синхронизм, в него введены формирователь признака подканала, первый и второй стробирующие блоки, два сумматора, третьи и четвертые элементы И, два коммутатора лодканалов и коммутатор опорного сигнала, выход которого соединен с первым входом блока тактовой синхронизации, 10 второй вход которого подключен к третьему входу коррелятора, четвертый вход которого подключен к второму выходу блока тактовой синхронизации, первый, второй, третий и четвертый f5 выходы опорного многофазного генератора соединены соответственно с первым„ вторым, третьим и четвертым входами коммутатора опорного сигнала, пятый, шестой, седьмой и восьмой 20 входы которого подключены к первым входам первого и второго коммутаторов подканалов, к соответствующим первым входам первого и второго стро. бирующих блоков и соответственно к 25 первому, второму, третьему и четвертому выходам формирователя признака подканала, первые и вторые входы которого соединены с соответствующими выходами первых элементов И и с сост- 30 ветствующими вторыми входами первого стробирующего блока, выходы которого соединены с соответствующими входами третьего элемента ИЛИ, третьи и четвертые входы формирователя признака

35 подканала подключены к соответствующим первым и вторым выходам вторых элементов И и к соответствующим вторым входам второго стробирующего блока, выходы которого соединены с соот40 ветствующими входами второго элемента

ИЛИ, выходы первого и второго сумматоров соединены соответственно с первыми и вторыми входами третьих и четвертых элементов И, выходы которых соединены с вторыми входами соответ- ственно первого и второго коммутаторов подканалов, входы первого сумматора подключены к соответствующим входам блока памяти, выходы которого соединены с соответствующими входами второго сумматора, содержащего во" семь элементов ИЛИ, входы которых являются входами второго сумматора, выходами которого являются выходы элементов ИЛИ, первый сумматор содер- 5 жит восемь элементов ИЛИ, входы которых являются входами первого сумматора, выходами которого являются выходы элементов ИЛИ, каждый.из коммутаторов подканалов содержит восемь элементов И и элемент ИЛИ, входы которого подключены к выходам элементов И, первые и вторые входы котопых являются первыми: и вторыми входами коммутаторов подканалов, выходами которых являются выходы элементов

ИЛИ, каждый из стробирующих блоков содержит восемь элементов И, выходы которых являются выходамн стробирующих блоков, первыми и вторыми входами которых являются первые и ьторь;е входы элементов И, коммутатор опорного сигнала содержит элемент .!M ..; че .ц:=. элемента И, выходы которых с.;ди:-:н;;: с входами элемента ИЛИ, выхоi,- .; р..-. го является вЫходом коммутатора о. †.о;.ного сигнала, первым, вторым, третьим и четвертым входами которого являются первые входы соответственно первого, второго, третьего и четвертого элементов И, вторые входы которых являются соответственно пятым, шестым, седьмым и восьмым входами коммутатора опорного сигнала, формирователь признака подканала содержит четыре триггера и восемь элементов ИЛИ, при этом выход первого элемента ИЛИ соединен с первыми входами второго, третьего и четвертого элементов ИЛИ и с первым установочным входом первого триггера, второй установочный вход которого подключеч к выходу пятого элемента ИЛИ, первый вход которого подключен к выходу шестого элемента ИЛИ, к второму входу третьего элемента ИЛИ, к второму входу четвертого элемента ИЛИ и к первому установочному входу второго триггера, второй установочный вход которого соедиЭ нен с выходом второго элемента ИЛИ, второй вход которого соединен с вторым входом пятого элемента ИЛИ, с третьим входом третьего элемента ИЛИ, с выходом седьмого элемента ИЛИ и с первым установочным входом третьего триггера, второй установочный вход которого подключен к выходу четвертого элемента ИЛИ, третий вход которого соединен с третьими входами второго и пятого элементов ИЛИ, с выходом восьмого элемента ИЛИ и с первым установочным входом четвертого триггера, второй установочный вход которого подлючен к выходу треть. его элемента ИЛИ, выходы первого, второго, четвертого и третьего триг!

239885

12 геров являются соответственно первым, вторым, третьим и четвертым выходами формирователя признака подканала, первыми, вторыми, третьими и четвертыми входами которого являются пер вые, вторые, третьи и четвертые входы первого, шестого, седьмого и восьмого элементов ИЛИ.

2. Устройство по и.1, о т л и ч à- S0 ю щ е е с я тем, что блок тактовой синхронизации содержит формирователь управляющего сигнала, делитель частоты и дешифратор, определитель знака подстройки фазы, элемент памяти, инвертор, два диода, интегратор со сбросом и перемножитель, выход которого соединен с первым входом интег,ратора со сбросом, выход которого соединен с анодом первого диода и с 20 входом инвертора, выход которого подключен к аноду второго диода, катод которого соединен с катодом первого диода, с первым входом определителя знака подстройки фазы и.с первым входом 25 элемента памяти, второй вход которого подключен к второму входу интегратора со сбросом и с первым выходом дешифратора, входы которого подключены к первым выходам делителя З0 частоты, вход которого соединен с выходом формирователя управляющего сигнала, первый вход которого подключен к выходу определителя знака под, стройки фазы, второй и третий входы кото- 5 рого соединены соответственно с выходом

t элемента памяти и с вторым выходом дешифратора, второй вход формирователя управляющего сигнала подключен к первому входу перемножителя и является первым входом блока тактовой синхронизации, вторым входом которого является второй вход перемножителя, второй и третий выходы делителя частоты являются соответственно первым и вторым выходами блока тактовой синхронизации.

3. Устройство по и;!, о т л и ч аю щ е е с я тем, что.коррелятор со.держиг два усилителя постоянного тока, два сумматора, два интегратора со сбросом и первый и второй перемножители, выходы которых соединены с первыми входами соответственно первого и второго интеграторов со сбросом, выходы которых соединены соответственно с первыми и вторыми входами первого и второго сумматоров, выходы которых подключены к входам соответственно первого и второго усилителей постоянного тока, вторые входы интеграторов со сбросом объединены и являются четвертым входом коррелятора, третьим входом которого являются объединенные первые входы первого и второго перемножителей, вторые входы которых являются соответственно первым и вторым входами коррелятора, выходами которого являются выходы первого и второго интеграторов со сбросом н выходы первого и второго усилителей постоянного тока, 1

1239885.

Составитель О. Геллер

Техред О.Сопко Корректор А.Обручар

Редактор А. Сабо

Заказ 3411/58 Тираж 624 Подписное

ВБНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предп, г. Ужгород, ул. Проектная, 4