Устройство для декодирования тональных сигналов

Устройство для декодирования тональных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике . Расширяются функциональные возможности путем декодирования тональных сигналов одновременно от нескольких источников информации. Уст-во содержит синхрог-р (СГ) 1, мультиплексор 2, триггер (Т) 4 12, блок оперативной памяти (БОП) 5,. эл-ты И 6 и 17, счетчики 7, 8, 14 и 18, блок постоянной памяти 9, блок начальной , сумматор 13, делитель частоты 15, эл-т ИЛИ 16, дешифратор 19, эл-т задержки 20. Цель достигается введением СГ 27, эл-тов И 21, 24 и 26, Т 28, БОП 29, эл-та ИЛИ 25, мультиплексор 2, эл-та ИЛИ-НЕ 11, счетчика 22, инвертора 23, демультшшексора 3. 2 ил. с и

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИX

РЕСПУБЛИК (!9) (И) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР (21) 380626!/24-09 (22) 24.10.84 (46) 23.06.86. Бюл. Ф 23 (72) В.Ф, Калиниченко (53) 621.395.632(088.8) (56) 11атент США И - 4 142177, кл. 340 171, опублик. 1979.

Авторское свидетельство СССР

У 1160614, кл. Н 04 М 1/50, Н 04 Q 9/ОО, 1983. (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ

ТОНАЛЬНЬЙ СИГНАЛОВ (57) Изобретение относится к радиотехнике. Расширяются функциональные возможности путем декодирования то(51)4 Н 04 М 1 50 Н 04 9/00 нальных сигналов одновременно от нескольких источников информации. Уст-во содержит синхрог-р (СГ) 1, мультиплексор 2, триггер (Т) 4, 12 ° блок

"..ïåpàòHâHîé памяти (БОБ) 5,. эл-ты И 6 и 17, счетчики 7, 8, 14 и IS, блок постоянной памяти 9, блок начальной установки, сумматор 13, делитель частоты 15, эл-т ИЛИ 16, дешифратор 19, эл-т задержки 20. Цель достигается введением СГ 27, эл-тов И 21, 24 и

26, Т 28, БОП 29, эл-та ИЛИ 25, мультиплексора 2, эл-та ИЛИ-НЕ 11, счетчика 22, инвертора 23 ° демультиплексора 3. 2 ил.

39886

tS

20. тактовые импульсы на счетные входы счетчиков 7 и 8 не поступают, так логическая "I".

Изменение состояний первого и второго счетчиков 7 и 8 происходит по переднему фронту сигналов на их вторых входах при подаче логического

"0" на их первые входы (для перевода счетчика 8 в режим счета импульсов необходимо подать еще на его третий вход логическую "l"), Так как на выходе мультиплексора 2 логический 0" то через элемент ИЛИ-НЕ )1 на счетный вход счетчика 22 от источника тактового сигнала поступают импульсы.

Выходы счетчика 2? подключены к (адресным) входам мультиплексора 2 и де" мультиплексора 3. Пятый счетчик 22 по переднему фронту импульсов, поступающих на его вход (фиг.2в), изменяет свое состояние, в результате чего к выходу мультиплексора 2 последовательно подключаются выходы триггеров

4 и 28 всех каналов. приема.

Входные каналы от каждого нз ис" точников подаются на входы синхрогенераторов 1 и 27 своих каналов. На выходах синхрогенераторов 1 и 27 по переднему фронту входного сигнала формируется импульс, передний фронт которого совпадает с передним фронтом выходного сигнала делителя 15 частоты„ Выходные импульсы синхрогенераторов 1 и 27 каждого из каналов приема поступают на информационные входы соответствующих оперативных блоков, 5 и 29 памяти, в результате

Изобретение относится к радиотехнике и может быть использовано для приема данных, передаваемых последовательным частотным кодом от различных источников информации. 5

Цель изобретения — расширение функциональных возможностей путем декодирования тональных сигналов одновременно ot нескольких источников информации, На фиг.! изображена структурная электрическая схема предлагаемого устройства; на фиг, 2 — диаграммы, поясняющие работу устройства.

Устройство для декодирования тональных сигналов содержит синхроге" нератор 1, мультиплексор 2., демультиплексор 3, первый триггер 4, блок 5 .оперативной памяти, первый элемент

И 6, первый и второй счетчики 7 и 8, блок 9 постоянной памяти, блок 10 начальной установки, элемент ИЛИ-НЕ

11, второй триггер 12, сумматор 13, третий счетчик )4, делитель. 15 частоты, первый элемент ИЛИ 16, второй элемент И 17, четвертый счетчик 18, дешифратор 19, элемент 20 задержки,. первые дополнительные, элементы И 21, пятый счетчик 22, инвертор 23, вторые дополнительные элементы И 24, второй элемент ИЛИ 25, третьи допол нительные элементы И 26, дополнительные синхрогенераторы 27, дополнительные триггеры 28, дополнительные блоки 29 оперативной памяти.

Устройство работает следующим образом.

В исходном состоянии на выходах триггеров 4 и 28, а следовательно, на выходе мультиплексора 2 и выходах демультиплексора 3 будет логический

"0", на втором выходе второго триггера 12 - логическая "1", счетчики

7, 8 и )4 установлены в нулевое состояние. Так как на выходах демуль,типлексора 3 логический "0", то на выходах элементов И 17 и 26 будет логический "0". На третьем входе второго счетчика 8 (входе разрешения счета) будет логический "0", поэтому работа этого счетчика блокируется даже при подаче логического "0" на

его первый вход (R-вход). Выходным сигналом делителя 15 частоты (фиг.2в) частота которого значительно больше частот, принимаемых устрой" ством сигналов, управляется работа блоков 5 и 29.оперативной памяти:

2 при логической "1" на выходе делителя 15 частоты блоки 5 и 29 олеративной памяти переводятся в режим записи, при логическом "0" — в режим считывания информации, причем для осуществления записи и считывания необходимо на вторые управляющие входы блоков 5 и 29 оперативной памяти подать логический "0". Адреса записи и считывания блоков 5 и 29 оперативной памяти задаются по их адресным входам выходным сигналом сумматора

13. На входы первого и второго счетчиков 7 и 9 сигнал от источника тактового сигнала (фиг,2а) поступает соответственно с выхода элемента И 6 и первого элемента ИЛИ 16, причем при работе блоков 5 и 29 оперативной памяти в режиме записи информации как в Течение всего этого времени на первом входе элемента ИЛИ 16 будет

1239886 чего в них записываются логические

"1". Адрес ячейки оперативных блоков

5 и 29 памяти, в которую записывается информация, определяется суммой двух двоичнъ1х чисел: выходного кода четвертого счетчика 18 и выходного кода блока 9 постоянной памяти, Суммирование кодов осуществляется сумматором 13. При записи информации в блоки 5 и 29 оперативной памяти на !О управляющем входе блока 9 постоянной памяти будет логическая "1", последний отключается и на его выходе будут сигналы, не зависящие от адресов на его информационных входах, >5

В случае одновременного появления сигналов на входах всех каналов приема на выходах синхрогенераторов 1 ,и 27 формируются импульсы, устанавливающие триггеры 4 и 28 s состоя- 20 ние, при котором на их выходах будут сигиалы логической "l" (фиг.25,z,y).

В зависимости от состояния в данный момент пятого счетчика 22 к выходу мультиплексора 2 подключается выход 25 одного иэ триггеров 4 и 28. Предположим, что в момент установки первых триггеров 4 и 28 в состояние логическои "!" пятый счетчик 22 находится в состоянии, при котором к выходу Зц мультиплексора 2 подключается выход триггера 28 второго канала приема. ,При этом на выходе мультиплексора 2 появляется логическая "1, на выходе элемента ИЛИ-НЕ 11 (фиг.2 ) и инвер35 тора 23 — логический "0", что приводит к остановке пятого счетчика 22 и разрешению работы счетчика 7, Одновременно на втором выходе демультиплексора 3 появляется логическая "1" дб (фиг.2y), поступающая на первые входы элементов И 17(26), 21 и 24 второго канала приема. Таким образом, при обнаружении на выходе одного из триггероа 4 и 28 логической 1 блокиру- 4 ется пятый счетчик 22, т.е. происходит останбвка опроса каналов приема и начинается обработка сигнала одного иэ каналов.

При появлении логического "0" на 50 выходе делителя 15 частоты блок 5 оперативной памяти переводится в режим считывания, к входам сумматора 13 подключается блок 9 постоянной памяти, на выходе которого будет информа-55 ция из ячеек памяти, адрес которых задается выходными кодами счетчиков

7 и 8. В блоке 9 постоянной памяти по этому адресу записана информация, суммирование которой с выходным кодом счетчика 18 дает адрес блока 5 (29) оперативной памяти, по которому производилась запись информации ранее на время, равное N периодам первого

Н3 принимаемых устройством сигналов .заданной частоты. Если в тот момент сигнала на выходе синхрогенератора 27 второго канала не была, по этому адресу блока 5(29) оперативной памяти этого канала будет записан логический "0", на выходе элемента И 17(26) этого-канала и второго триггера !2 состояние не изменяется (на выходах элементов И 6 и 29 остальных каналов логической "1" быть не может, так как на их первые входы с выходов демультиплексора 3 .подается логический

"0") и при появлении с выхода элемента И 6 на втором входе счетчика 7 ло" гической "1" он переходит g состояние 0001, изменяя адрес блока 9 постоянной памяти. По данному адресу в блоке 9 постоянной памяти хранятся данные, суммирование которых с кодом четвертого счетчика 18 дает новый адрес считывания для блока 5(29) оперативной памяти, т,е. устройство перестраивается на прием второй частоты. Если ни одна из частот, на прием которых настроено устройство, не будет обнаружена, что соответствует установке счетчика 7 в определенное состояние, то при этом на выходе блока 10 начальной установки формируется логическая "1" (фиг.2к). Этот сигнал поступает на вторые входы элементов И 2! на первых входах которых логический "0" (за исключением эле" мента И 21 второго канала). На выходе И 21 второго канала появляется логическая "1", триггер 28 этого канала устанавливается в состояние логического "0" (фиг;2 ), на выходе мультиплексора 2 появляется логический "0", на выходе инвертора 23— логическая "1", устанавливающая счетчик 7 в нулевое состояние, Так как на первом входе элемента ИЛИ-НЕ 11 будет логический "0", то при появлении на его втором входе логического

"О" с тактового входа устройства (фиг.2а) на входе пятого счетчика 22 будет логическая ")" (фиг.2е), состояние счетчика изменяется и к вы-! ходу мультиплексора 2 подключается выход триггера 28 третьего канала.

1239886

При наличии на его выходе логической

"1" работа пятого счетчика 22 блокируется, разрешается работа счетчика

7, а на первые входы элементов И 17 (26), 21 и 24 третьего канала с выхода демультиплексора 3 подается логическая "1" (фиг.2u) Начинается ггоиск одной из заданных частот в третьем канале приема аналогично описанно" !

О муе

Если при считывании информации из блока 5(29) оперативной памяти третьего канала.по одному из адресов на его выходе будет логическая "!", то на выходе второго элемента ИЛИ 25 no l5 является логическая "1", второй триггер 12 установится в состояние, при котором на его нервом вьгходе будет логическая "I" а на втором выходе логический "0" (фиг.2h), запрещающий прохождение через элемент

И,б импульсов с выхода первого элемента ИЛИ Iб на второй вход второго счетчика 8 и разрешающий работу третьего счетчика 14.

Так как на первом выходе второго триггера 12 устанавливается сигнал логической "!", то по переднему, фронту импульса, поступающего с выхода первого элемента ИЛИ 16 на второй

ЗО вход счетчика 8, он изменяет свое состояние, По этим адресам в блоке 9 постоянндй памяти записаны данные, суммирование которых.с выходным кодом четвертого счетчика !8 дает такие коды на адресных входах блока 5 (29) оперативной памяти, что считывание из него информации производится по адресам, которые были в моменты времени, отстоящие от момента послед- 4 него появления сигнала на выходе синхрогенератора 1(27) этого канала на время, равное(N-I), (N-2),...2,1 периоду сигнала обнаруженной частоты.

Число периодов входного сигнала, для которых отклонение переднего фронта каждого периода не превышает заданное, т,е. число логических "!" на выходе блока 5(29) оперативной памяти, при изменении состояний второго счетчика 8 подсчитывается третьим счетчиком !4 и при достижении им определенного значения на выходе де" шифратора 19 появляется импульс, поступающий иа вторые входы элементов 55

И 24. Так как на первый вход одного из этих элементов (третьего канала) поступает логическая "!", то импульс появляется .тОлько на выходе элемента И 24 третьего канала, что свидетельствует о приеме по этому каналу сигнала. Кодом принятой частоты является выходной код первого счетчика 7. Если же сигнал непериодический, то третий счетчик !4 не дости- . гает требуемого значения и фиксации приема не происходит, Триггер 28 третьего канала (фиг,?f) второй триггер !2 (фиг.2 ). устанавливаются в,исходном состояние импуль ом блока 10 начальной установки (фиг.2;.)„ который формируется при д. "",":::-:. ;к... счетчиком 8 определенного сос..".; .-пя вне зависимости от того, был пр.::пяг сигнал или нет, Установка триггера 28 третьего канала в исходное состояние приводит к

t появлению на выходе мультиплексора 2 логического "0", счетчики 7 и 8 устанавливаются в нулевое состояние и разрешается прохождение на. вход пятого счетчика 22 импульсов, т.е. поиск канала, в котором не произве" дено декодирование сигнала. При прохождении такого канала на выходе демультиплексора 3 появляется логическая "I (фиг,2 О), разрешающая считывание информации из блока 2= опера- . тивной памяти этого канала через соответствующий элемент И 26, После декодирования сигналов по всем каналам приема все триггеры 4 и 29 устанавливаются в нулевое состояние, а устройство возвращается в исходное состояние.

Формула и з о б р е т е н и я

Устройство дпя .декодирования тональных сигналов, содержащее синхрогенератор, выход которого соединен с первым входом первого триггера и с информационным входом блока оперативной памяти, адресные входы которого подключены к выходам сумматора, первые входы которого соединены с выходами блока постоянной памяти, первые

1 информационные входы которого подключены к выходам первого счетчика и к первым входам блока начальной установки, вторые входы которого подключены к вторым информационным входам блока постоянной памяти-.и к выходам второго счетчика, первый вход которого соединен с первым входом первого счетчика, второй вход которого соединен с выходом первого элемента И, !

23988б первый вход которого соединен с выходом элемента эадершки, вход которо— го подключен к выходу первого элемента ИЛИ и к второму входу второго счетчика, третий вход которого подключен к первому выходу второго триг,— гера, второй Выход которогб соединен с вторым входом первого элемента И и с первь м входом третьего счетчика, второй вход которого подключен к пер- l0 вому входу второго триггера, втор4й вход которого соединен с выходом блока начальной установки, вторые входы сумматора подключены к выходам четвертого счетчика, вход которого соединен с управляющим входом блока постоянной памяти, с первым входом синхрогенератора, с первым управляющим ,входом блока оперативной памяти, с первым входом первого элемента ИЛИ и M с выходом:делителя частоты, вход которого подключен к второму входу первого элемента ИЛИ, к второму управляющему входу блока оперативной памяти и к первому входу второго элемента 25

И, второй вход которого соединен с выходом блока оперативной памяти, вьмоды третьего счетчика соединены с входами дешифратора, при этом вход делителя частоты является тактовым gg входом устройства, информационными выходами котопрго являются выходы первого счетчика, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных воэможностей путем декодирования тональных сигналов одновременно ot нескольких источников информации, в него введены дополнительные синхрогенераторы, первые, вторые и третьи дополнительные элементы И, дополнительные триггеры, дополнительные блоки оперативной памяти, второй элемент ИЛИ, мультиплек" сор, элемент ИЛИ-НЕ, пятый счетчик, инвертор и демультиплексор, выходы 45 которого соединены с первыми входами соответствующих первых, вторых и третьих дополнительных элементов И, выходы дополнительных синхрогенера" торов соединены с первыми входами соответствующих дополнительных триггеров и с информационными входами соответствующих дополнительных блоков оперативной памяти, выходы которых подключены к вторым входам третьих дополнительных элементов И, выходы которьм соединены с одними входами второго элемента ИЛИ,другой вход которого подключен к выходу второго элемента И,третий вход которого подключен к соответствующему выходу демультиплексора, первый вход которого соединен с выходом мультиплексора,с входом инвертора и с первым, входом элемента ИЛИ-НЕ,выход которого соединен с входом пятого счетчика, первый и второй выходы которого подключены соответственно к второму и третьему входам демультинлексора и соответственно к первому и второму входам мультиплексора,третий вход которого соединен с выходом первого триггера, второй вход которого соединен с выходом одного первого дополнительного элемента И, второй вход которого подключен к выходу блока начальной установки и к вторым входам других первых дополнительных элементов И, выходы которых соединены с вторыми входами дополнительных триггеров, выходы которых соединены с соответствующими четвертыми входами мультиплексора, псрвые входы дополнительных синхрогенераторов соединены с первым входом синхрогенератора и с первыми управляющими входами дополнительных блоков оперативной памяти, вторые управляющие входы которых соединены с первым входом второго элемента И, с гретьими входами третьих дополнительных элементов И и с вторым входом элемента ИЛИ-НЕ, выход второго элемента ИЛИ соединен с вторым входом третьего счетчика, выход дешифратора подключен к вторым входам вторых дополнительньм элементов И, выходы сумматора соединены с адресными входами дополнительных блоков оперативной памяти, при этом входы дополнительных синхрогенераторов и второй вход синхрогенератора являются информационными входами устройства, тактовыми выходами которого являются выходы вторых дополнительных элементов И, 1239886 иинПЗаа 3НФи666

133й к

Составителц О. Геллер

Техред О.Сопко Корректор R.Pomico

Редактор А..Сабо

Заказ 3411/58 Тираж 624 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4