Устройство для деления чисел в интервально-модулярном коде

Устройство для деления чисел в интервально-модулярном коде

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах непозиционного типа для выполнения операции деления чисел, представленных в интервально-модулярной системе счисления.Цель изобретения - уменьшение количества оборудования устройства. Поставленная цель достигается за счет реализации итерационного алгоритма, базирующегося на операциях умножения на два, деления и формирования знака числа в интервально-модулярном коде. Поставленная цель достигается тем, что устройство для деления чисел в интер-- вально-модулярвом коде, содержащее блоки сложения, вычитания и умножения ,, два элемента ИЛИ-НЕ, содержит счетчик, сдвиговый регистр, блок памяти , блок формирования знака, два элемента И, элемент задержки и вспомогательный регистр с соответствующими связями. Устройство также может быть использовано специализированных вычислительных устройствах, реализующих вторичную обработку дискретных сигналов в системах различного назначения..1 ил. с со (Л К) 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А") (l9) (11) (50 4 С 06 F 7/72

ВСЕСОЮ314%

13 „, l3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3827565/24-24 (22) 20.12.84 (46) 30.06.86, Вюл . №- 24 (71) Научно-исследовательский институт прикладных физических проблем им. А.Н.Савченко (72) А,А.Коляда (53) 68! ° 3(088.8) (56) Авторское свидетельство СССР № 398949, кл. G 06 F 7/72, 1971, Авторское свидетельство СССР

¹ 579614, кл. С 06 F 7/72, 1975. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ В

ИНТЕРВАЛЬНО-11ОДУЛЯРНОМ КОДЕ (57) Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах непозиционного типа для выполнения операции деления чисел, представленных в интервально-модулярной системе счисления. Цель изобретения— уменьшение количества оборудования устрой ства . Поставленная цель достигается за счет реализации итерационного алгоритма, базирующегося на операциях умножения на два, деления и формирования знака числа в интервально-модулярном коде. Поставленная цель достигается тем, что устройство для деления чисел в интервально-модулярном коде, содержащее блоки сложения, вычитания и умножения, два элемента ИЛИ-НЕ, содержит счетчик, сдвиговый регистр, блок памяти, блок формирования знака, два элемента И, элемент задержки и вспомогательный регистр с соответствующими связями. Устройство также может быть использовано пециализированных вычислительных устройствах, реализующих вторичную обработку дискретных сигналов в системах различного назначения. 1 ил.

Изобретение относится k вычислительной техь.-нке и может быть исполь- зовано в арифметических устройствах непозиционного типа для выполнения операции деления чисел„ представленных в интервально-модулярной системе счисления.

Цель изобретения — сокращение количества оборудования.

На...чертеже приведена структурная схема устройства для" деления чисел в интервально-модулярном коде °

Устройство Для деления чисел в интервально-модулярном коде содержит тактовый вход 1 устройства, первый 2 и второй 3 установочные входы устройства, вход 4 делимого устройства,вход 5 делителя устройства, счетчик

6, сдвиговый регистр 7, блок 8 формирования знака, регистр 9 делимого, регистр 1О делителя, блок 11 памяти, первый элемент ИЛИ-НЕ 12, первый элемент И 13, блок 14 вычитания, блок 15 умножения на два, блок 16 сложения, второй элемент ИЛИ-НЕ 17, второй элемент И 18, элемент 19 задержки, вспомогательный регистр 20, выход 21 частного устройства, выход

22 окончания работы устройства и выход 23 остатка устройства, Блоки 16 и 14 представляют собой известные устройства для суммирования чисел в интервально-модулярной системе счисления, блок 8 формирования знака — известное устройство конвейерного типа»е

Из блока 11 памяти по адресу V считывается интервально-модулярный код константы 2".

Сдвиговый регистр 7 реализует сдвиг на один разряд вправо н имеет разрядность (Т+4), где Т - целая часть 1оя К; К вЂ” число оснований интервально-модулярной системы.

Элемент 19 задержки представляет собой цепочку из (Т+3) регистров, вход первого из которых является входом элемента задержки, выход последнего — выходом элемента задержки.

Устройство для деления чисел в интервально-модулярном коде работает следующим образом.

По сигналу, подаваемому на первый установочный вход 2 устройства, блок

16 сложения приводится в исходное состояние, на выходах элементов И 13 и

ИЛИ-НЕ 17 вырабатываются сигналы =0 и Г =О, которые, поступая с выS

1S

45 ходов элементов 13 и 17 на входы управления выдачей кода блока 11 памяти элемента 19 задержки, вспомогательного регистра 20 и блока 15 умножения на два соответственно блокируют поступление с их выходов ненулевой информации. В регистр 9 делимого через вход 4 устройства передается интервально-модулярный код (g,„ л, Ы-1

„,,cC, „ 3(A)) делимого А, в регистр

10 делителя и вспомогательный регистр

20 через информационный вход 5 устройства передается интервально-модулярныи код ((, „,, ..., /Ъ, „, 1(В)) делителя В (А Ъ О, В О)„ "-. в сдвиговый регистр 7 через второй установочный вход 3 устройства записываетг+з ся двоичный код числа 2 . После этого начинается выполнение операции деления.

На первом такте операции интервально-модулярный код делимого А с выхода регистра 9 подается на пер- вый вход блока 14 вычитания, а интервально-модуля:рный кодделителя В с выхода регистра 10 поступает на второй вход блока 14 и вход блока 15 умножения на два. Блок 14 вычитания находит разность R =А-В, интервально-модулярный код которой попадает в блок 8 формирования знака и элемент 19 задержки,а блок 15 умножения на два получает произведение В» =2В, интервально-модулярный код которого с выхода блока 15 передается в регистр.

10 через третий его вход. На данном такте сигналы Г,„ и Г принимают значения "0" и "1" соответственно.

На каждом такте работы устройства по сигналу, подаваемому на тактовый вход 1 устройства, содержимое счетчика 6 увеличивается на единицу, а содержимое регистра 7 сдвигается на один бит вправо., при этом выдвинутое значение нулевого разряда подаето ся на вход обнуления счетчика 6, ус- танавливая его в нулевое состояние, если 6„ :=1. В первый раз это произойдет на (Т+4)-м такте.

На (1+1)-м такте операции (g p О) на входы блока 8 формирования знакаи элемента ll9 задержки поступает разность R< =A-Bg, а в регистре 10 получают произведение В „, = 2В, По окончании (T+3) -ro такта на выходе блока 8 получают знак Б разности о

R,,,а ее интервально-модулярный код . появляется на выходе элемента 19 заз 1241 держки. Если SR =1(А В), то на выходе элемента И 18 и соответственно на выходе 22 устройства по входным величинам б1 =I и $Я =1, поступающим соответственно на первый и второй

5 входы с выходов первого разряда сдвигового регистра 7 и формирователя 8 знака числа соответственно, формируется единичный сигнал, указывающий на то, что процесс деления чисел А и tp

B завершен. Частное Q 0 и остаток

R =A снимаются с выходов 21 и 23 уст. о ройства и на этом работа устройства заканчивается. Если БЯ =0(А В), то описанные выше действия повторяют-)5 ся. На (T+4)-м такте содержимоеб =1 нулевого разряда сдвигового регистра

7 поступает на вход обнуления счетчика 6, устанавливая его в нулевое состояние, а на (T+8+3) м такте íà . )p выходе блока 8 и элемента 19 задержки появляются соответственно знак

S и интервально-модулярный код чисЯ ла Rg. Предположим, что при некотором 2= Ч+1 (V о 1) на выходе блока 8 25 появится единичный сигнал $ я =I, V+E соответствующий разности R, О.

Тогда, В силу того, что G, ...= б, =О, на выходе элемента

И 13 формируется единичный сигнал 3р

Г< =1, который поступает в старший (T+3)-й разряд сдвигового регистра 7, . на второй вход элемента ИЛИ-НЕ 17 и входы управления выдачей кода блока

11 памяти, элемента 19 задержки и вспомогательного регистра 20. Из блока 11 памяти по адресу V полученному к этому времени в счетчике 6, считывается интервально-модулярный код константы 2"-,-который подается на вход блока 16 сложения, осуществляющего накопление частного Q. На выходе элемента ИЛИ-НЕ 17 вырабатывается сигнал Г =О, который, поступая на вход управления выдачей кода блока

15 умножения на два, блокирует поступление с его выхода ненулевой информации, в регистр 10 из вспомогательного регистра 20 передается интервально-модулярный код делителя В, 5О а в регистр 9 делимого с выхода элемента )9 задержки поступает интервально-модулярный код разности Ry..

На этом заканчивается первая итерация реализуемого алгоритма деления.

В дальнейшем описанный процесс функционирования устройства повторяется до тех пор, пока на выходе эле240 4 мента И 18 не появится единичный -сигнал, Это случится после добавления в блоке )6 сложения к накапливаемой сумме младшего члена двоичного представления частного Q. Интервальномодулярные коды частного Q и остатка

R от деления снимаются соответственно с. выходов 2) и 23 устройства, на этом работа устройства заканчивается.

Формула и з обретения

Устройство для деления чисел в интервально-модулярном коде, содержащее регистры делимого и делителя, блок сложения, блок вычитания, блок умножения на два и два элемента ИЛИНЕ, причем входы делимого и делителя устройства соединены с первыми информационными входами регистров делимого и делителя соответственно, выход регистра делителя соединен с информационным входом блока умножения на два, выход блока сложения является выходом частного устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения количества оборудования, оно содержит счетчик, сдвиговый регистр, блок памяти, блок формирования знака, два элемента И, элемент задержки и вспомогательный регистр, причем счетный вход счетчика и вход сдвига сдвигового регистра объединены и подключены к тактовому входу устройства, вход обнуления блока сложения, первые входы первого и второго элементов ИЛИ-НЕ и вход приема кода вспомогательного регистра объединены и подключены к первому установочному входу устройства, информационный вход сдвигового регистра является вторым установочным входом устройства, вход старшего разряда сдвигового регистра, второй вход второго элемента ИЛИ-НЕ, входы выдачи кода блока памяти, элемента задержки и вспомогательного регистра объединены и подключены к выходу первого элемента И, первые входы первого и второго элементов И объединены и подключены к выходу блока формирования знака, вход которого объединен с входом элемента задержки и подключен к выходу блока вычитания, второй информационный вход регистра делимого подключен к выходу элемента задержки, а выход регистра делимого подключен к входу уменьшаемого блока

1241240

Составитель А,Клюев

Техред О.Гортвай Корректор Л.Латай

Редактор Л. Пчелинская

Заказ 3490/44 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород,ул.Проектная,4 вычитания, вход вычитаемого которого подключен к выходу регистра делителя, второй и третий информационные входы регис;тра делителя подключены соответственно к выходам вспомогательного регистра и блока умножения на два, адресный вход блока памяти подключен к выходу счетчика, выход блока памяти соединен с информационным входом 10 блока сложения, выходы разрядов, кроме младшего, сдвигового регистра соединены с соответствующими входами .первого элементаИЛИ-НЕ,выход мпадшего разряда сдвигового регистра сое- 15 динен с входом обнуления счетчика, второй вход первого элемента ИЛИ-НЕ соединен с вторым входом второго элемента И, выход первого элемента ИЛИНЕ соединен с вторым входом первого элемента И, вхоцы приема кода регистра делимого и выдачи кода блока умножения на два объединены и подключены к выходу второго элемента ИЛИ-НЕ, информационный вход вспомогательного регистра объединен с первым входом регистра делителя, выход регистра делимого подключен к выходу остатка устройства, выход второго элемента

И является выходом окончания рабсты устройства,