Интерполирующий фильтр

Интерполирующий фильтр

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 4 Н 03 Н 17/06

®("рг;цд

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

5, 30, 38, блоки вычитания 7, 9, 12, 15, 25, 33, 35, масштабирующие элементы 10, 13, 17, 18, 19, блок 16 памяти, задатчик 20, блоки умножения

21-24, 37, ключи 27, 29, компараторы

28, 31, блок 34 деления. Задатчик 20 формирует коэф. умножения для блоков умножения 21-24 т. обр., чтобы обеспечить желаемую весовую функцию, например, спадающую по экспоненте.

Входной сигнал x(t) предварительно сглаживается фильтром низкой частоты, состоящим иэ элемента 1 сравнения, ограничителя 2 и интегратора 3.

Предварительно сглаженный сигнал через блок 4 задержки поступает на сумматор 5. На его выходе формируется первый выходной сигнал ИФ, полученный путем уточнения предварительно сглаженного сигнала по разностям ,между значениями этого сигнала и, входного сигнала ИФ на интервале

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61 ) 1109891 (21) 3858505/24-09 (22) 14.02.85 (46) 30.06.86. Бюл. У 24 (71) Сибирский ордена Трудового

Красного Знамени металлургический институт.им. Серго Орджоникидзе (72) С.P.. Зельцер, А.А. Берлин, 1 .Я. Комаренко, В.П. Авдеев, Л.II, Мьпппяев и M.Â. Петрунин (53) 621.396.6(088.8) (56) Авторское свидетельство СССР

9 1109891, кл. Н 03 Н 17/06, 1984. (54) ИНТЕРПОЛИРУ101ЦИЙ ФИЛЬТР (57) Изобретение относится к радиотехнике и является дополнительным к изобретению по а.с. - 1109891.

Повьппается быстродействие. Интерполирующий фильтр (ИФ ) содержит элемент. 1 сравнения, ограничитель 2, интеграторы 3, 6, 8, 11, 14, 36, блоки 4 задержки 26, 32, сумматоры

„„SU„„1241421 A 2

I Р41421,(t- <, t). Второй выходной сигнал ИФ формируется сумматором 38 в результате корректировки первого выходного

Изобретение относится к радиотехнике, может быть использовано,для 1 выделения полезной низкочастотной составляющей измеренных сигналов для последующего применения ее, напри- 5 мер, в системах управления для компенсации контролируемых возмущений объектов управления и является дополнительным к основному авт, св, Р 1109891.

Цель изобретения — повышение быстродействия.

На чертеже представлена структурная электрическая схема интерполирующего фильтра.

Интерполирующий фильтр содержит последовательно соединенные элемент

1 сравнения, ограничитель 2, первый интегратор 3, первый блок 4 задержки, сумматор 5, второй интегратор 6, первый блок 7 вычитания, третий интегратор B, второй блок 9 вычитания, первый масштабирующий элемент 10, четвертый интегратор 11, третий блок

12 вычитания, второй масштабирующий элемент 13, пятый интегратор 14, четвертый блок 15 вычитания, блок 16 памяти, третий масштабирующий элемент 17, четвертый масштабирующий элемент 18, пятый масштабирующий элемент 19,. задатчик 20, первый, второй, третий и четвертый блоки 2124 умножения, первый дополнительный блок 25 вычитания, первый дополнительный блок 26 задержки, первый ключ 27, первый компаратор 28, второй ключ 29, первый дополнительный сумматор 30, второй компаратор 31, второй дополнительный блок 32 задержки, второй дополнительный блок 33 вычитания, блок 34 деления, третий дополнительный блок 35 вычитания, дополнительный интегратор 36, дополнительный блок 37 умножения и второй

45 дополнительный сумматор 38. сигнала ИФ на величину прогноза разности между значениями этого сигнала в моменты времени t u t-c. 1 ил.

На чертеже обозначено: x(t) входной сигнал устройства; x(t- ) сглаженный сигнал на первом выходе л устройства; x (t) — сглаженный сигнал на втором выходе устройства.

Интерполирующий фильтр работает следующим образом.

Входной сигнал x(t) предварительно сглаживается фильтром низкой частоты, состоящим из элемента 1 сравнения, ограничителя 2 и первого интегратора 3. С этой целью сигнал

x(t) поступает на первый вход элемента 1 сравнения, где из него вычитается выходной сигнал фильтра низл кой частоты х"(t), поступающий с выхода первого интегратора 3. Полученная разность

f (t):=x(е) -x H (t) (1) поступает на вход ограничителя 2, который может быть реализован, например, в виде усилителя с насыщением. Если сигнал Я (t) превышает н величину ограничивающего напряжения то в ограничителе 2 он ограничивается до этой величины. Это можно представить выражением

Р, Если E "(Ö е р (Ч V(K (Ч)= E"(Q,если -13 Ен(t)cP (g}

Р если Я (tieð

rpe о (t) — выходной сигнал ограничителя 2.

Сигнал О (t) поступает на вход первого интегратора 3 и интегрируется в нем. С выхода первого интегратора 3 предварительно сглаженный фильтром низкой частоты сигнал х (t) пол н дается на вход первого блока 4 задержки, где запоминается на интервал времени c . .Сигнал x (t-c) с выхода

/1 Н л блока 4 задержки поступает на первый вход сумматора 5.

Первый выходной сигнал интерполирующего фильтра формируется путем уточнения предварительно сглаженного

1 (( сит нала x (t-(,) по разностям между значениями этого сигнала и входного сигнала устройства на интервале времени (t-(.+ t). о ((С этой целью сигнал o (t) с выхода ограничителя 2 поступает на вход второго интегратора 6, в котором он интегрируется. Сигнал с выхода второго интегратора 6 поступает на вход блока 16 памяти, в котором он задерживается на интервал времени (,, и далее на вход первого блока 7 вычитания, в котором он вычитается из сигнала второго интегратора 6.

Сигнал с выхода первого блока 7 вычитания поступает на вход третьего интегратора 8, в котором он интегрируется. Сигнал с выхода блока

16 памяти подается на вход третьего масштабирующего элемента 17, умножается в нем на коэффициент = и

0 1 поступает далее на вход второго блока 9 вычитания, в котором он вычитается из сигнала с выхода третьего интегратора 8 °

Сигнал с выхода второго блока 9 вычитания поступает йа вход первого масштабирующего элемента 10, умножается в нем на коэффициент (, =2 и подается далее на вход четвертого интегратора 11, в котором он интегрируется. Сигнал с выхода третьего масштабирующего элемента 17 подается на вход четвертого масштабирующего элемента 18, умножается в нем на коэффициент 11 = (, и поступает далее

4 на вход третьего блока 12 вычитания, в котором он вычитается из сигнала с выхода четвертого интегратора 11.

Сигнал с выхода третьего блока

12 вычитания поступает на вход второго масштабирующего элемента 13, умножается в нем на коэффициент

=3 и подается далее на вход пятого

1 интегратора 14, в котором он интегрируется. Сигнал с выхода четвертого масштабируюшего элемента 18 подается на вход пятого масштабирующего элемента 19, умножается в нем на коэффициент (= с и поступает далее на вход четвертого блока 15 вы(итания, в котором он вычитается из сигнала с выхода пятого интегратора 14, Коэффициенты усиления второго, третьего, четвертого и пятого интег241421 4 раторов 6, 8, 11 и 14 устанавливаются равными единице.

Передаточная функция схемы, состоящей из блоков 6, 7 и 16, имеет вид

И,(,)= - (1-1 " ), (3)

1 где — — передаточная функция интегр

«p( ратора;

1 — передаточная функция блока

16 памяти, а соответствующая импульсная характеристика

) 1„e H 0 e 4С (4) (О, если 8> с.

Передаточная функция схемы, состоящей из блоков 6-9, 16 и 17 имеет вид

1 Р" У

W (р)= — (1-1 )- — 1

l р 7 а соответствующая импульсная хар актеристика а,(g= (" " < (Я

Передаточная функция схемы, сос25 тоящей из блоков 6-12, 16, 17 и 18, имеет вид

2 Р 2 Уз - Я

1т (P)= — (1-1 )- — 1 — — 1

2 р2 p k

У а соответствующая импульсная характеристика ((, если О 6 6Т О, если g )

Передаточная функция схемы, сос35 тоящей из блоков 6-19 имеет вид

2 3 -p 2 3 / -Р

P (sF4

P P

40 а соответствующая импульсная характеристика

Я, если О (8)

О, если 9 >(Сигналы с выходов блоков 7, 9, 45 12 и 15 вычитания поступают на первые входы соответствующих блоков

21-24 умножения, умножаются в них на коэффициенты 1, 1,, 1 и 1 задаваемые с выхода задатчика 20 на вторые входы блоков 21-24 умножения, и подаются далее на второй, третий, четвертый и пятый входы сумматора 5, в кбтором они суммируются, в результате чего получается сигнал

55 (x(t- ).

Импульсная характеристика схемы, входом которой является входной сигнал 8 "(t) второго интегратора 6, а

1241421

Сигнал прогн редь образуется путем IIepe! ÷e; a "оазностей значений ответствующих р предваригельно сглаженного сигнала яемого коэффициента с помощью уточн ности (t) x (t) x (t ".) (16) >>(t-7)=)> si»t((x(t=)) = ( о

V(t-с) . Если указанное условие (18) не выполняется, то по сигналу с выхода компаратора 28 замыкается первый ключ 27 и размыкается второй ключ 29. При этом с выхода первого ключа 27 снимается сигнал p (t- с), а на выходе второго ключа 29 сиг— нал равен нулю. Выходные сигналы ключей 27 и 29 суммируются в перном дополнительном сумматоре 30. Таким образом, на выходе сумматора формируется сигнал 9. (t- ), удовлетяоряющий соотношению

3 (t-ь) = т

Первый пирующего выходом — результат суммирования (1x{t-(.), имеет нид

61(Ц)=1,>,(О 1, Я,(9) 1,ю,(Е) 1,а,(а)=

1 +1,9+19 +1 g, если 0 8 (. (9)

О, если т> >( а выходной т)х(1-(,) сигнал этой схемы формируется в соответствии с выражением д х(т--",)= >t0(g) Я "(t g) Ù (g(e) IIи (t—

-9)dg. (10)

Коэффициенты 1, 1,, 1, 1 устанавливаются на выходе задатчика 20 таким образом, чтобы обеспечить жела15 емую весовую функцию, например, спадающую в будущее по экспоненте

1 +1,9+1 g +1 9 а(1" — 1), (11) где а и (— постоянные коэффициенты.

Сигнал C, x(t-(.) с учетом (10) и (11) формируется в соответствии с выражением

p x(t-(.) = J а(1 — 1) Я (t-9) d8,() 2) а

Сигнал Ь x(t-() в первом сумматоре 25

5 суммируется с предварительно сглаженным сигналом x (t-(,), в результате чего получается первый выходной сигнал интерполирующего фильтра, .который представляет собой выделенную с запаздыванием полезную низко— частотную составляющую входного сигнала x(t-r )=» (t-rt)+a) (1 ->) (>(х(-9)—

-х" (е.-6)J dg . (13) 35 где SI gII $«) — знаковая функция;

Ч вЂ” заданное пороговое значение. о

С выхода компаратора 31 сигнал

V(t-(.) подается на .первый вход второго ключа 29.

Ключи 27 и 29, первый дополнитель-45 ный сумматор 30 и компаратор 28 реализуют операцию переключения. В компараторе 28 величина сигнала

11>(t-(,) сравнивается с величиной порога V . Если выполняется условие

-V с (> { - (, ) с V

0 a) (18) то с выхода компаратора 28 на вторн)е входы ключей выдается управляющий сигнал, замыкающий второй ключ 29 и размыкающтлй первый ключ 27. При 55 этом на выходе первого ключа 27 сигнал равен нулю, а с выхода второго ключа 29 снимается сигнал гдe g (х(t -9) †х "(t — g)) определяется в соответстнии с выражением (2 .

Второй выходноч сигнал интерполирующего фильтра х(t) формируется н результате корректировки первого выходного сигнала x(t-c) на величину прогноза h(t) разности между значениями этого сигнала я моменты времени t u

x(t)=x(t-c)+h(t), (!4) оза h(t) я свою очеЛ (t)

h(t)=d(t) (<н(е) -х (-с)) (15) С этой целью в первом дополнительном блоке 25 вычитания из сигнал н ла х (t), поступающего с выхода первого интегратора 3, вычитается вы/. ходнойт сигнал х ((.- с) первого блока

4 задержки. Полученный сигнал о раззадерживается в первом дополнитель— ном блоке 26 задержки на время ( задер>канный сигнал р(Г-(,) поступает далее на первый вход первого ключа

27, входы первого компаратора 28 и второго компаратора 31. Компаратор 31 реализует соотношение

>eCJIH it! l,t l,) 0 если р (t-() 0

) Ч(t- (.), если — Ч . р (t- ) c Ч

Р { >- () В противном случ ае (19} выходной сигнал интерпофильтра x(t-t) с вьтхс>па

124142) Выражение (20) с учетом (16), (17) и (19) может быть переписано

10 в виде

x(t-u)-х(t-2()

V0 з18п(х (t ) х (2с) сли () J)) (t ") о

x (t-(, ) -x (t-2л) н лъ ), 2 2 B противном случае, (21) Величина сигнала d(t-(,) на выходе блока 34 деления равна найденному

20 с запаздыванием на время коэффици.енту пересчета, своевременное получение и использование которого в момент времени t- (. позволило бы по разности значений предварительно сглаженного сигнала %, (t-(,) дать точный прогноз разности значений первого выходного сигнала интерполирующего фильтра а (t-v).

Сигнал ().(т,-ь) поступает на вход

30 апериодического фильтра, состоящего иэ дополнительного блока 35 вычитания и дополнительного интегратора

36, и экстраполируется с помощью этого апериодического фильтра на интервал времени с. Для этого в третьем дополнительном блоке 35 вычитания из сигнала cL(t- ) вычитается выходной сигнал апериодического

Л фильтра Й(1), который подается с выхода дополнительного интегратора 36. 40

Далее полученная разность d.(t)-d(t- с) подается на вход дополнительного интегратора 36 и интегрируется в нем. С выхода дополнительного. интегратора 36 снимается экстраполи- 45

/Ъ роваиный на интервал времени (коА эффициент пересчета (1(т,).

Сигналы p(t);, d(t) с выходов первого дополнительного блока 25 вычитания и дополнительного интегратора 36 поступают на входы дополнительного блока 37 умножения и перемно- . жаются. Таким образом реализуется соотношение (15). На выходе дополнительного блока 37 умножения форми- 55 руется сигнал корректировки Ь((,), который в соответствии с выражением ()4) во втором дополнительном суммасумматора 5 подается на вход второго дополнительного блока 32 задержки, где запоминается на интервале времени Т . Задержанный сигнал x(t-2() вычитается во втором дополнительном блоке 33 вычитания из сигнала х(=() и в блбке 34 деления полученная разность Ъ (t-о)=x(t-(,)-x(t-2 ) делится на сигнал q<(t-(,) с выхода первого дополнительного сумматора

30, С выхода блока 34 деления снимается сигнал торе 38 суммируется с первым выходHblM cHl"H oM x(t-(,) интерполирующего фильтра.

С выхода второго дополнительного сумматора 38 снимается второй выходной сигнал интерполирующего фильтра

)л .x(t) который представляет собой оценку полезной низкочастотной составляющей входного сигнала в текущий момент времени t.

Таким образом, введение новых блоков и связей позволяет исключить .запаздывание в получении оценок полезной низкочастотной составляющей измеренных сигналов и, тем самым, обеспечивает воэможность применения предлагаемого устройства в разнообразных системах управления, когда требуется выделение полезной составляющей измеренных сигналов в темпе с их поступлением на вход устройства.

Формула изобретения

Интерполирующий фильтр по авт. св. У 110989), о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введены три дополнительных блока вычитания, два дополнительных блока задержки, два компаратора, два ключа, два допол-. нительных сумматора, блок деления, дополнительный интегратор и допол-. нительный блок умножения, при этом первый вход первого дополнительного блока вычитания подключен к выходу первого интегратора, второй вход подключен к выходу первого блока задержки, а выход подключен к первому входу дополнительного блока умножения и через первый дополнительный

1241421

Составитель Э. Борисов

Редактор А. Долинич Техред Н.Бонкало Корректор И. Муска

Заказ Зб11/53 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Производственно-полиграфическое предприятие,, г. Ужгород, ул. Проектная, 4 блок задержки подключен к входу первого компаратора, к входу первого ключа и к входу второго компаратора, выход которого подключен к входу второго ключа, управляющий вход которого подключен к выходу первого компаратора, объединенного с управляющим входом первого ключа, а выход подключен к первому входу первого дополнительного сумматора, второй вход которого подключен к выходу первого ключа, а выход подключен к первому входу блока деления, второй вход которого подключен к выходу второго дополнительного блока вычитания, а выход подключен к первому входу третьего дополнительного блока вычита— ния, выход которого через дополнительный интегратор подключен к второму входу третьего дополнительного блока вычитания и к второму входу дополнительного блока умножения, выход которого подключен к первому входу второго дополнительного сум1О матора, второй вход которого подключен к выходу сумматора и объединен с входом второго дополнительного блока задержки и с первым входом втоо» рого дополнительного блока вычита15 ния, второй вход которого подключен к выходу второго дополнительного блока задержки.