Когерентный приемник частотноманипулированного сигнала

Когерентный приемник частотноманипулированного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи. Увеличивается объем принимаемой информации за счет уменьшения времени установления синхронизма. Устр-во содержит квадратурный преобразователь 1, блок тактовой синхронизации 2, блок перемножения 3, блок квадратурной обработки сигнала (BKOCJ 4, фильтр нижних частот СФНЧ) 5, управляемый г-р 6, формирователь опорных сигналов 7. Цель достигается введением ФНЧ 10, БКОС 9, реверсивного счетчика 11, двух ключей 12 и 14, накопительного сумматора 13, блока дельта-модуляторов 8, сдвигового регистра 15, порогового блока 17, блока сравнения 16, эл-та памяти 18, формирователя управляющих сигналов 19, Уменьшение времени синхронизма в устр-ве осуществляется за счет форми- .рования дополнительного сигнала рассогласованря в петле синхронизации несущей, не зависящего от ошибок тактовой синхронизации, и установления начальной синхронизации по задержке .-InЛ. СО .U сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1241517 А1 (511 4 Н 04 L 27/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 37601)0/24-09 (22) 04.07.84 (46) 30.06.86. Бюл. ¹ 24 (71) Московский ордена Ленина и ордена Октябрьской Революции авиационный институт им. Серго Орджоникидзе (72) П.П.Загнетов, А.И.Фомин и П.Н.Сердюков (53) 621.376.52(088.8) (56) Suzuci Н., Yamao Y. Kicuchi Н.

Sing) e-chip С MOS МБК coherent demodulatorr Å1åñtronics letters 24-th

June 1982, ко1. )8, ¹ 13, р.р. 581582.

Hirade К., Murota К. Astudy of

Modulation for digital mobile Telephone IEEE 29-th Vehicylar Technic

Conference 1979, р. 16. (54) КОГЕРЕНТНЫЙ ПРИЕМНИК ЧАСТОТНОМАНИПУЛИРОВАННОГО СИГНАЛА (57) Изобретение относится к технике связи. Увеличивается объем принимаемой информации за счет уменьшения времени установления синхронизма.

Устр-во содержит квадратурный преобразователь I, блок тактовой синхронизации 2, блог перемножения 3, блок квадратурной обработки сигнала (БКОС)

4, фильтр нижних частот (ФНЧ) 5, управляемый r-р 6, формирователь опорных сигналов 7. Цель достигается введением ФНЧ 10, БКОС 9, реверсивного счетчика I), двух ключей 12 и 14, накопительного сумматора 13, блока дельта-модуляторов 8, сдвигового регистра 15, порогового блока 17, блока сравнения 16, эл-та памяти 18, формирователя управляющих сигналов 19, Уменьшение времени синхронизма в устр-ве осуществляется за счет форми,рования дополнительного сигнала рассогласования в петле синхронизации несущей, не зависящего от ошибок тактовой синхронизации, и установления начальной синхронизации по задержке )ц4.

15!

20 д

1

124

Изобретение относится к технике связи и может быть использовано для приема сигналов с частотной манипуляцией.

Целью изобретения является увеличение объема принимаемой информации за счет уменьшения времени установления синхронизма.

На чертеже изображена структурная электрическая схема предлагаемого приемника.

Когерентный приемник частотноманипулированного сигнала (ЧМС) содержит квадратурный преобразователь блок 2 тактовой синхронизации, блок

3 перемножения, первый блок 4 квад ратурной обработки сигнала, первый фильтр 5 нижних частот, управляемый генератор 6, формирователь 7 опорных сигналов, блок 8 дельта-модуляторов, второй блок 9 квадратурной обработки сигнала, второй фильтр 10 нижних частот, реверсивный счетчик

11, первый ключ 12, накопительный сумматор 13, второй ключ 14, сдвиговый регистр 15, блок 16 сравнения пороговый блок 17, элемент 18 памяти, формирователь 19 управляющих сигналов.

Когерентный приемник ЧМС работа- ет следующим образом.

Входной сигнал, представляющий собой узкополосный процесс, поступает на квадратурный преобразователь l, в котором преобразуется в квадратур-. ные составляющие, а также поступает в блок 2 тактовой, синхронизации, вырабатывающий тактовые сигналы. При аналоговой обработке сигналов квадратурные составляющие формируются в виде сигналов разностной частоты, выделяемых с помощью синхронного и фазового детекторов квадратурного преобразователя l. При цифровой обработке сигналов квадратурные составляющие формируются в виде отсчетов . входного сигнала в моменты времени и t„ отстоящие на

g где )И вЂ” частота несущей (центральная частота ЧМН вЂ сигна).

Квадратурные составляющие с выходов квадратурного преобразователя 1 поступают в блок 3 перемножения и в первый блок 4 квадратурной обработки сигнала. В блоке 3 перемножения отсчеты квадратурнь|х составляющих, отстоящие на время Т (Т вЂ” длитель«ость информационного символа), перемножаются между собой и умножаются на сигнал (меандр1; тактовой частоты.

В первом блоке 4 квадратурной обра— ботки сигнала квадратурные составлянш ие перемножаются между собой и умножаются на меандр тактовой частоты.

Выходной сигнал первого блока 4 квадратур«ой обработки сигнала, пропорциональный разности фаз между принимаемьим и опорным сигналами несущей, сглаживается с помощью первого фильтра 5 нижних частот и используется для управления частотой управляемого генератора б, выходной сигнал которого B формирователе 7 опорных сигналов преобразуется в опорные сигналы, которые поступают с формирователя 7 опорных сигналов на второй и третий входы квадратурного преобразователя

1 и первый и второй входы блока 2 тактовой синхронизации.

Уменьшение времени установления синхронизма в когерентном приемнике

ЧМС осуществляется эа счет формирования дополнительного сигнала рассогласования в петле синхронизации несущей, не зависящего от ошибок тактовой синхронизации, и установления начапьной синхронизации по задержке с помощью раэомкнутого (не следящего) измерителя задержки.

В бло:ке 8 дельта-модуляторов осущеcTHïÿåòñÿ преобразование входного сигнала э последовательность положительных или отрицательных импульсов.

Отсчеты входного сигнала, соответствующие квадратурным составляющим, в блоке 8 дельта-модуляторов сравниваются с порогами, и на выходы блока 8 дельта-модуляторов поступают положительные (отрицательные) импульсы, если соответствующий отсчет превышает (не превышает) порог, При положительных (отрицательных) выходных сигналах величина порогов увеличивается (уменьшается), что обеспечивает предсказание значений следующих отсчетов, Выходные сигналы блока 8 дельтамодуляторов, а также квадратурные составляющие с. выходов квадратурного преобразователя 1 поступают во второй блок 9 квадратурной обработки сигнала, в котором формируется разность попарных произведений выходных сигналов блока 8 дельта-модуляторов и квадратурных составляющих

1241517 4

55 с выхода квадратурного преобразователя 1.

Выходной сигнал второго блока 9 квадратурной обработки сигнала,сглаженный вторым фильтром 10 нижних частот, поступает в первый фильтр 5 нижних частот, в котором складывается с выходным сигналом первого блока

4 квадратурной обработки сигнала,что ускоряет вхождение в синхронизм по несущей при наличии ошибок синхронизации тактов, а также поступает в реверсивный счетчик ll который осуществляет накопление п,1 отсчетов (п ( (и, где п — число отсчетов квадратурных составляющих, приходящихся на один информационный символ). Накопленное в реверсивном счетчике ll число через первый ключ 12 поступает в накопительный сумматор 13, выходной сигнал которого через второй ключ

14 поступает в сдвиговый регистр 15.

После записи числа с выхода реверсивного счетчика 11 в накопительном сумматоре 13 первый ключ 12 переводится в другое состояние, и на вход накопительного сумматора 13 поступает число с выхода сдвигового регистра 15. Это число складывается с содержимым накопительного сумматора 13, а результат записывается в сдвиговый регистр 15, пройдя через второй ключ 14. Число ячеек в сдвиговом регистре 15 равно n/ï . В процессе работы в сдвиговом регистре 15, который совместно с накопительным сумматором 13 выполняет функции рециркулятора, накапливается входной сигнал.

В течение тактов после включения выполняются суммирование числа с выхода реверсивного счетчика 11 с выходным числом сдвигового регистра

15 и запись суммы в сдвиговый регистр 15.

В (k+1) — ом такте, после завершения перечисленных операций, первый и второй ключи 12 и 14 устанавливаются в такое положение, при котором числа с выхода сдвигового регистра 15 поступают в накопительный сумматор 13 и на вход сдвигового регистра 15, и, эа время накопления отсчетов в реверсивном счетчике ll, осуществляется n/n сдвигов содержимого сдвигового регистра 15 и п/п сложений в накопительном сумматоре

13. В результате на выходе накопи5

10 !

40 тельного сумматора 13 получается чис- . .rio A (1-), величина которого пропор циональна логарифму апостериорнай вероятности задержки принимаемых информационных сигналов. Это число 7 ф поступает одновременно в блок 16 сравнения и пороговый блок 17 и элемент 18 памяти. В блоке 16 сравнения число Л(Ц сравнивается с числом, хранящимся в элементе 18 памяти, а также сравнивается с порогом в пороговом блоке 17. Результаты сравнения с выходов блока 16 сравнения и,порогового блока 17 поступают в формирователь 19 управляющих сигналов, который обеспечивает запись числа Л (<) в элемент 18 памяти, если 1 Я больше числа хранящегося в элементе 18 памяти. Каждый раз, когда осуществляется перезапись числа

1(-), формирователь 19 управляющих сигналов устанавливает в исходное состояние блок 2 тактовой синхронизации, если Л (<) превышает порог в пороговом блоке 17. Превышение порога означает, что на входе присутствует сигнал, причем максимальное значение 71(Г) соответствует правильной установке задержки опорных сигналов в блоке 2 тактовой синхронизации.Если в (Е+1)-ом такте числа Jl() превышают порог в пороговом блоке 17, то блок 2 тактовой синхронизации оказывается правильно сфазированным относительно входного сигнала, и процесс установления синхронизма заканчивается. Если же в (k+1)-ом такте не произошло ни одного превышения порога, что может быть в случае отсутствия полезного сигнала на входе когерентного приемника ЧМС, то процедура установления синхронизма повторяется.

Формула изобретения

Когерентный приемник частотноманипулированного сигнала, содержащий квадратурный преобразователь, первый и второй выходы которого соединены соответственно с первым и вторым вхо— дами блока перемножения и с первым и вторым входами первого блока квадратурной обработки сигнала, выход которого соединен с первым входом первого фильтра нижних частот, выход которого подключен к входу управляемого генератора, выход которого соединен с входом формирователя опорных

12415)7

Составитель В.Чибисов

Редактор Т.Парфенова Техред О.Гортвай Корректор Т. Колб т

Заказ 3616/58 Тираж 624 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, H(-35, Раушская наб., д., 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4. сигналов,. первый и второй выходы которого соединены соответственно с первым и вторым входами блока тактовой синхронизации, третий вход которого подключен к первому входу квадратурного преобразователя, второй и третий входы которого подключены соответственно к третьему и четвертому выходам формирователя опорных сигналов, при этом третий вход первого блока квадратурной обработки сигнала соединен с первым выходом блока тактовой синхронизации, второй выход которого соединен с третьим входом блока перемножения, о т л и ч а— ю шийся тем, что, с целью увеличения объема принимаемой информации за счет уменьшения времени установления синхронизма, введены второй 20 фильтр нижних частот, второй блок квадратурной обработки сигнала, реверсивный счетчик, два ключа, накопительный сумматор, блок дельта-модуляторов, сдвиговый регистр, порого- 2S вый блок, блок сравнения, блок памяти и- формирователь управляющих сигналов, первый выход которого соединен с четвертым входом блока тактовой синхронизации, третий выход которого щ подключен к первому входу формирователя,управляющих сигналов, второй выход которого соединен с первым входом реверсивного счетчика, выход которого подключен к первому входу пер- З5 вого ключа, выход которого соединен с первым входом накопительного сумматора, выход которого соединен с первым входом блока памяти, с первым входом блока сравнения, с первым 40 входом порогового блока и с первым входом второго ключа, выход которого подключен к первому входу сдвигового регистра, выход которого соединен с вторыми входами первого и второго ключей, третьи входы которых подключены соответственно к третьему и четвертому выходам формирователя управляющих сигналов, пятый выход которого соединен с вторым входом блока памяти, .выход которого подключен к второму входу блока сравнения, выходы которого соединены с.вторым входом формирователя управляющих сигналов, третий вход которого подключен к выходу порогового блока, при этом первый и второй выходы блока дельта-модуляторов соединены соответственно с вторым и третьим входами квадратурного преобразователя, первый вход которого соединен с входом блока дельта-модуляторов, третий и четвертый выходы которого соединены соответственно с первым и вторым входами второго блока квадратурной обработки сигнала, выход которого соединен с вторым входом реверсивного счетчика и с входом второго фильтра нижних частот, выход которого, соединен с вторым входом первого фильтра нижних частот, третий вход которого подключен к шестому выходу формирователя управляющих сигналов, седьмой выход которого соединен с вторым входом сдвигового регистра, первый и второй выходы квадратурного преобразователя соединены соответственно с третьим и четвертым входами второго блока квадратурной обработки сигнала, а восьмой и девятый выходы формирователя управляющих сигналов подключены соответственно к второму и третьему входам накопительного сумматора.