Вычислительное устройство

Вычислительное устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в измерительно-информационных системах в качестве устройства обработки информации. Целью изобретения является расширение функциональных возможностей квадратора за счет вычисления функции произведения двух чисел и функций суммы и разности квадратов двух чисел. Алгоритм работы устройства основан на операции возведения в квадрат,, которая в свою очередь реализуется .вычислением конечной суммы числового ряда в соответствии с зависимостью т 2 (21-1) I + 3 + 5 + ...+ (2т-1). Сущность изобретения заключается в том, что .введение в устройство дополнительных коммутаторов позволило на одном счетчике получить числовые ряды для реализации перечисленных функций. В зависимости от положения комму- TaTopJoB на выходе сумматора образуется та или иная частичная сумма числового ряда счетчика, что позволяет .получать на выходном регистре значения требуемых функций. 1 ил. с (О (Л 4 N) СО сс 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (511 4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

13,;

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3821050/24-24 (22) 03.12.84 (46) 07.07.86.Бюл. N 25 (72) Е;Я .Ваврук, Ю.М.Захарко, А.А.Мельник и И.Г.Цмоць (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 769537, кл. G 06 F 7/38, Авторское свидетельство СССР

9.1130862, кл, G 06 F 7/544, 1983. (54) ВЙЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в измерительно-информационных системах в качестве устройства обработки информации, Целью изобретения является расширение функциональных возможностей квадратора за счет вы-. числения функции произведения двух

„„SU„„1242938 А 1 чисел и функций суммы и разности квадратов двух чисел. Алгоритм работы устройства основан на операции возведения в квадрат,. которая в свою очередь реализуется .вычислением конечной суммы числового ряп а в соответствии с зависимостью ш = (2i -1)

1 + 3 + 5 + ...+ (2m-1). Сущность изобретения заключается в том, что ,введение в устройство дополнительных коммутаторов позволило на одном счетчике получить числовые ряды для реализации перечисленных функций.

В зависимости ат положения коммутато11ов на выходе сумматора образуется та или иная частичная сумма числового ряда счетчика, что позволяет получать на выходном регистре значения требуемых функций. 1 ил.

1242938

1+3+5+... + (2m-1 ) =н = . (2i-1 ) .

Выполнение операции умножения в устройстве сводится к выполнению операции возведения в квадрат меньшего из перемножаемых чисел и прибавлению этого меньшего числа к полученному результату такое количество раз, которое равно разности между перемножаемыми числами:

m + m(k ),при m (k;

k + k(m-k),ïðè m) k, где m u k — перемножаемые числа.

Выполнение операции вычисления суммы и разности квадратов двух чисел основано на реализации следую.щих зависимостей:

r,при а = b сР 4 =

+ „"(2 i-1 ), при

1 = Ь а> а Ь

Q . (4i-2) + (2i-1), при

1-1 1= С 41 acb

Изобретение относится к вычис - лительной технике и может быть использонано в измерительно-информационных системах в качестве устройства обработки информации, 5

Цель изобретения — расширение класса решаемых задач эа счет вычисления дополнительных функций:

z = а + Ъ, z = а — Ь

На чертежепредстанлена функциональ- 10 ная схемавычислительного устройства .

Вычислительное устройство содер. жит и -разрядный счетчик 1(и-разрядность обрабатываемых чисел), дешифра" тор 2, элемент ИЛИ 3, трехвходовой (н+2)-разрядный коммутатор 4, элемент

И 5, элемент ИЛИ 6, двухвходоной ком- мутатор 7, элемент НЕ 8, дешифратор

9,элемент ИЛИ 10, элемент НЕ !1, (2п+1)-разрядный сумматор 12, элемент ИСТОЧАЮ!1!ЕЕ ИЛИ !3, двухвходовой коммутатор 14, (2и+1)-раз- рядный регистр 15, вход 16 начальной установки устройства, входы 17 и 1о соответственно первого и второго ус, аргументов" устройства, первый 19 и второй 20 входы управления типом опе рации и выход 21 устройства.

Устройство работает следующим образом, 30

Операция возведения в квадрат в устройстве основана на реализации зазависимости

О, при а =- b

Ъ

Q(2i-1), при à c. b с — Ь г. (2i-1), при а ) Ь

1-bi1

Перед началом выполнения каждой операции на нход 16 начальной установки устройства подается импульс отрицательной полярности, по которому счетчик 1 и регистр 15 устанавливаются в нулевое состояние, Выполняемая операция в устройстве задается сигналами на первой 19 и второй 20 шине управления устройством следующим образом: 00 — умножение; 10 — возведение в квадрат;

О! — вычисление суммы квадратон двух чисел:; 11 — вычисление разности квадратон двух чисел, При выполнении любой из вьпде указанных операций код операции с шин

19 и 20 управления поступает на вхо-. ды дешифратора 9 и устанавлинает на одном из его вьгходов потенциал логической l, а на остальных — потенциал логического О . Так, при коде операции умножения потенциал логической "1 получают на первом выходе дешифратора 9, при возведении в квадрат — на втором, при вычислении суммы квадратов двух чисел — на третьем, при вычислении разности кнадратон двух чисел — на четвертом выходе. Информация с первого ньгхода дешифратора 9 управляет переключением коммутатора 7 так, что при логической "1" на выходе дешифратора 9 коммутатор 7 устанавливается в положение, когда на его выход поступает информация с выхода элемента

И 5, а при логическом "0" — с выхода элемента ИЛИ 6. Информация с четвертого выхода дешифратора 9 управляет переключением коммутатора 14 так, II t1 что при 0 на выход коммутатора 14 поступает информация с выхода элемента ИЛИ б, а при "1" — с выхода элемента ИСКЛЮЧАЮЩЕЕЕ ИЛИ 13.

Информация с второго, третьего и четвертого выходов дешифратора 9 пос- тупает на входы элемента ИЛИ 10, с выхода. которого поступает на второй вход дешифратора 2, на котором устаII н навливает 1 при выполнении всех операций, кроме умножения.!

242938

Дешифратор 2 работает следующим образом, При входной информации на первом и втором входах 00, 10, Ol Il на первом, втором, третьем и четвертом выходах имеется соответственно 1000, 0100, 0010, 0001 °

Информация с выхода данного дешифратора 2 управляет переключением коммутатора 4 следующим образом:

1000 . — на выход коммутатора 4 поступает содержимое счетчика 1;0100, 0010 — на выход коммутатора 4 поступает содержимое счетчика 1, умноженное на два плюс единица;0001 — на выход коммутатора 4 поступает содержиФ мое счетчика 1, умноженное на четыре плюс два.

При выполнении устройством операций умножения, вычисления суммы и разности квадратов двух чисел числа в устройство поступают синхронно импульсами положительной полярности по первому 17 и второму 18 информацион-. ным входам устройства. При выполнении устройством операции возведения в квадрат число в устройство поступает по первому информационному входу 17 импульсами положительной полярности.

При этом на второй информационный вход 18 подан сигнал "0", который поступает на второй вход элемента

И 5 и устанавливает его выход в нуль.

Рассмотрим работу устройства .при выполнении операции возведения в квадрат. Коммутаторы 7 и 14 устанавливаются в такое положение, когда на их выходы поступает информация с вы-, хода элемента ИЛИ 6, а коммутатор

4 — в положение, когда на его выход поступает содержимое счетчика 1, умноженное на два плюс единица. На сумматоре 12 происходит суммирование содержимого регистра 15 с информацией с выходов коммутатора 4.

Первый импульс числа, возводимого в квадрат, проходя через элемент

ИЛИ 6, поступает на выходы коммутаторов 7 и 14. Задним фронтом (переходом уровня сигнала с логической

"1" в логический "0" ) этого импульса происходит запись результата суммирования (...001) в регистр 15 и увеличение содержимого счетчика 1 на единицу, С приходом второго импульса числа по его заднему фронту происходит запись результата суммирования (7770100) в регистр 15 и

1О

55 увеличение содержимогo c÷åò÷èêà на единицу. Дальнейшая работа устройства при выполнении операции возведения в квадрат происходит аналогично.

При выполнении устройством операции вычисле ния ра з нос ти кв адратов двух чисел коммутаторы 7 и 14 устанавливаются в положении, когда на их выход поступает информация соответственно с элемента ИЛИ 6 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13. По приходу первых импульсов чисел на выходе коммутатора 7 получают импульс положительной полярности, равный по длительности импульсам на информационных входах 17 и 18 устройства на выР ходе коммутатора 14 информация не изменяется, т,е. на выходе имеется потенциал логического "0". Задним фронтом импульса на счетном входе счетчика 1 его содержимое увеличивается на единицу и равно ...0001, По приходу вторых импульсов чисел на выходе коммутатора 7 получают импульс, задним фронтом которого содержимое счетчика I увеличивается на единицу, а на выходе коммутатора 14 информация не изменяется, т.е. на выходе имеется потенциал логического "0 .

Дальнейшая работа устройства до момента прекращения импульсов .на одном из информационных входов 17 и 18 проходит аналогично. Когда на одном из информационных входов 17 и 18 прекратятся импульсы, это значит, что по этому входу поступало меньнее число и этот информационный вход до конца операции находится в нуле. Наличие нуля на одном из информационных входов 17 и 18 устанавливает выход элемента И 5 в нуль, который поступает на первый вход дешифратора 2. Наличие нуля на первом и единицы на втором входах дешифратора 2 устанавливает на его выходах информацию 0010, которая переключает коммутатор на передачу содержимого счетчика, умноженного на два плюс единица. Следующий импульс большего из чисел проходит через элемент ИЛИ 6 на выход коммутатора 7, а также через элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 13 на выход коммутатора 14. Задним фронтом этого импульса в регистр 15 записывается результат суммирования содержимого регистра 15(...000) с информацией с выхода коммутатора 4, а также про1242938 исходит увеличение содержимого счет- чика l на единицу.

Дальнейший процесс вычисления разности квадратов двух чисел проходит аналогично, т,е. по каждому заднему фронту импульса содержимое счетчика 1 увеличивается на единицу, а,также производится запись результата суммирования в регистр 15, 1О

При выполнении операции умножения или вычисления суммы квадратов двух чисел коммутатор 14 устанавливается в положение, когда на его 1зыход поступает информация с выхода элемента

ИЛИ 6. Коммутатор 7 при умножении установлен в положение, когда на его вход поступает информация с выхода элемента И 5> а при вычислении суммы квадратов двух чисел — в положение, когда на его выход поступает информация с элемента ИЛИ 6.

По приходу первых импульсов чи— сел на выходе коммутаторов 7 и 14 и на выходе элемента И 5 получают положительный импульс, равный по длительности входным импульсам чисел. Сигнал логической "1" с выхода элемента И 5 поступает на первый вход дешифрато- ЗО ра 2, где на втором входе имеется потенциал логического "0" (умножение ) или потенциал логической "1" (вычисление суммы квадрато|з двух чисел 1. Коммутатор. 4 с информацией с выхода дешифратора 2 в течение вре1мени равного длительности импульса на виходе элемента И 5, находится в положении, когда на его выход поступает содержимое счетчика, умноженное на два плюс единица (умножение), или содержимое счетчика, умноженное на четыре плюс два (вычисление суммы квадратов двух чисел ) ° На сумматоре 12 происходит суммирование ин- 45 .формации с выхода коммутатора

4(...001 — умножение или ...0010 .вычисление суммы квадратов двух чисел ) с содержимым регистра 15 (...000),Задним фронтом первого 50 импульса, поступившего на синхровход регистра 15, в него записывается результат суммирования (. ° .001 умножения или ...010 — вычисление суммы квадратов двух чисел)„ а задним 55 фронтом импульса, приходящего на счет-ный вход счетчика 1, его состояние изменяется с ...000 на ...001.

Дальнейшая работа устройства до момента прекращения импульсов на одном из информационных входов проходит аналогично. Когда,на одном иэ информационных входов устройства прекратятся импульсы, это значит, что по этому входу поступало меньшее число и этот информационный вход устройства до конца выполнения операции находится в нуле, Наличие нуля на одном из информационных входов устройства устанавливает выход элемента И 5 в нуль до конца выполнения операции. При нуле на первом входе дешифратора 2 коммутатор 4 установлен в положение, когда на его выход поступает содержимое счетчика (умножение) или содержимое счетчика, умноженное на два плюс единица (вычисление суммы квадратов двух чисел) .., Следующий импульс большего из чисел, поступающий в устройство при выполнении операции умножения проходит через коммутатор 14 и задним фронтом записывает в регистр 15 результат суммирования содержимого регистра 15 (квадрат меньшего числа) с информацией с выходов коммутатора

4 (меньшее число), Дальнейший процесс умножения проходит аналогично, т.е. по каждому заднему фронту поступившего импульса в регистр I .5 записывается результат суммирования содержимого регистра 15 с информацией на выходе коммутатора 4 (меньшее число), Ф

При вычислении суммы квадратов двух чи ел следующий импульс большего из чисел„ поступивший в устройство,, проходит через коммутаторы 7 и 14 и:записывает в регистр 15 результат суммирования содержимого регистра 15 с информацией с выхода коммутатора 4„ а также увеличивает соде1зЗкимое счетчика 1 на единицу.

Дальнейший процесс вычисления суммы квадратов двух чисел проходит аналогично, т.е, по каждому заднему фронту импульса в регистр

15 записывается результат суммирования, а содержимое счетчика увеличивается на единицу.

Результат выполнения операций в устройстве хранится в регистре 15, 1242938,8

Формула изобретения

Вычислительное устройство, содер- жащее счетчик, сумматор, регистр, первый элемент ИЛИ, первый элемент

НЕ, причем выход сумматора соединен .. с информационным входом регистра, выходы которого соединены с выходами устройства и с входами первого слагае- о мого сумматора, входы младших разрядов второго слагаемого сумматора соединены с шиной логического нуля устройства, где и — разрядность обрабатываемых чисел, вход начальной установки устройства соединен с входами сброса счетчика и регистра, входы первого и второго аргументов устройства соединены с первым и вторым входами первого элемента ИЛИ, 20 о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач,в него введены три коммутатора, два дешифратора, второй и третий элементы ИЛИ, элемент И, второй эле- 25 мент НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом входы первого и второго аргументов устройства соединены соответственно, с первыми и вторыми входами элемента И и элемента ИСКЛЮ- Зб ЧАЮЩЕЕ ИЛИ, первый и второй входы управления типом операции устройства соединены соответственно с первым и вторым информационными входами второго дешифратора, первый выход З5 которого соединен с первым управляющим входом второго коммутатора и через первый элемент НЕ с-вторым управляющим входом второго коммутатора, первый информационный вход кото- 4б рого соединен с выходом элемента и первым информационным входом первого дешифратора, в торой информационный вход второго коммутатора соединен с выходом первого элемента ИЛИ и первым информационным входом третьего коммутатора, второй информационный вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый выход второго дешифратора соединен с первым входом третьего элемента ИЛИ, входом второго элемента НЕ и вторым управляющим входом третьего коммутатора, первый управляющий вход которого соединен с выходом второго элемента НЕ, второй и третий выходы второго дешифратора соединены соответственно с первым и вторым входом третьего элемента ИЛИ, выход которого соединен с вторым информационным входом первого дешифратора, первый и четвертый выходы которого соединены соответственно с первым и третьим управляющими входами первого коммутатора, второй управляющий вход которого соединен с выходом первого элемента ИЛИ, первый и второй входы которого соединены соответственно с вторым и третьим выходами первого дешифратора, выход второго коммутатора соединен со счетным входом счетчика, выход которого соединен с первым информационным входом третьего коммутатора и со сдвигом на один и на два разряда в. сторону старших разрядов соответственно с вторым и третьим информационными входами первого коммутатора, выходы которого соединены с входами старших разрядов второго слагаемого сумматора, выход третьего коммутатора соединен с входом синхронизации регистра.

1242938

Составитель Б„Сычев .Редактор И.Николайчук Техред Н.Бонкало Корректор Т.Колб

Заказ 3705/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д,4/5

Производственно-полиграфическое предприятие, г,ужгород, ул, Проектная, 4