Устройство для нормализации чисел в модулярном коде

Устройство для нормализации чисел в модулярном коде

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах. с плавающей запятой, функционирующих в модулярной системе счисления. Цель изобретения - повышение быстро- .действия устройства. Цель достигается за счет реализации процедуры умножения числа в интервально-модулярном коде на некоторую константу. 2 ил. ю 4 to СО i4 ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1242942

CS)1 4 С 06 Р 7/72 фц, »:- . л q

|З,.;,13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ВАВМЫОТЕКА

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3794995/24-24 (22) 28.09.84 (46) 07.07.86. Бюл. 1л 25 (71) Научно-исследовательский институт прикладных физических проблем им. А;Н.Севченко (72) М.К.Буза и А.А.Коляда (53) 681 . 325 (088. 8) (56) Авторское свидетельство СССР

У 930317, кл. G 06 F 7/72, 1980.

Авторское свидетельство СССР

М 601689, кл, С 06 F 7/72, 1975. (54) УСТРОЙСТВО ДЛЯ НОРИАЛИЗАЦИИ ЧИСЕЛ В ИОДУЛЯРНОМ КОДЕ (57) Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах с плавающей запятой, функционирующих в модулярной системе счисления.

Цель изобретения — повышение быстро,действия устройства. Цель достигается за счет реализации процедуры умножения числа в интервально-модулярном коде на некоторую константу. 2 ил.. 1242942

Изобретение относится к вычисля-. у тельной технике и предназначено для использования в арифметических устройствах с плавающей запятой, функци онирующих в Йодулярной системе счисления.

Целью изобретения является повышение быстродействия устройства.

На фиг.l приведена структурная схема устройства для нормализации чисел в модулярном коде; на фиг.2 структура блока анализа интервального индекса.

Устройство для нормализации чисел в модулярном коде содержит вход 1 установки устройства, тактовый вход 2 устройства, вход 3 сброса устройства, вход 4 константы устройства, информационный вход 5 устро ства, счетчик 6, элемент ИЛИ 7, регистр 8 сдвига, коммутаторы 9 и 10, схему 11 сравнения, элемент ИЛИ 12, вспомогательный регистр 13, блок 14 суммирования вычетов, входной регист

15, триггер 16, реверсивный счетчик

17, блок 18 анализа интервального индекса, блок 19 элементов задержки, блок 20 умножения на константу по модулю, выход 21 готовности устройства, выход 22 порядка устройства, выход 23 переполнения устройства, выход 24 мантиссы устройства, первый

25 и второй 26 блоки памяти.

Блок 18 анализа интервального индекса содержит элементы ИЛИ 27 и 28, элементы И 29 и 30 схемы 31-34 сравнения с константой.

Блоки 25 и 26 памяти предназначены для хранения констант:!

О й;!0 р

i.5.>О

q (х.) шк

o " m, 1

18; M m;

k i 7k.

q„(х;) О, Блок 14 суммирования вычетов имеет

Т-каскадную конвейерную структуру, схема 11 сравнения формирует на вы@ где S — фиксированное натуральное число (1

Må

К 1,Ф

1 (j = 1 —: k-Г), через 1х! обозначается наименьший неотрицательный >О вычет, сравнимые с величиной х по .некоторому модулю m; (х) — целая часть действительного числа. ходе единичное значение при выполнении условия (4 = и — Т вЂ” 3) v((>=a = 1), где 1, Ь, ь — соответственно значе ния на выходах счетчика 6, элемента

ИЛИ 12 и блока 18 анализа интервального индекса.

Блок 19 элементов задержки представляет собой цепь из Т+3 регистров, вход первого из которых и выход последнего являются соответственно входом и выходом элемента задержки. Блок

20 осуществляет умножение по модулю системы счисления входного числа на константу S..

Б блоке 18 анализа интервального индекса схемы 31-34 сравнения формируют единичное значение на выходе, если входные величины находятся в диапазонах у с (р-l)., у >,(m„-р-k+2), (х,z) =: (m !,1) - (m„-k+2, k-2); (х, z) =: (m — 1,6) —: (m — k+1, k-2) соответственно (Г- фиксированное нату-ральное число).

Устройство для нормализации чисел в модулярном коде работает следующим образом.

При включении устройства счетчики

6 и 17 посредством входа 3 устанавливаются в исходное (нулевое) состояние, затем по сигналу, подаваемому на вход 1, триггер 16 обнуляется, содержимое реверсивного счетчика 17 увеличивается на единицу, в сдвиговый регистр 8 через вход 4 .записывается двоичный код числа 2, а во т12 входной регистр 15 через информапионный вход 5 и коммутатор 19 передается модулярный код (-, м,...o() л 2 К числа А .

На первом такте операции нормализации числа Д код с выхода регистра 15 подается на входы блока !9 элементов задержки блока 20 модульного умножения íà константу и блоков 25 и 26 памяти. Так как на управляющий вход коммутатора 10 с выхода старшего разряда сдвигового регистра 8 в это время поступает единичный сигнал> то на выходе коммутатора 10 формируется набор констант q (pC ) q (1>l.)

О 1 7 о > У ° ° >

q(d, ), который передается в блок

14 суммирования вычетов. Одновременно с этим блок 20 умножения на кон"танту получает модулярный код (к"1, 1 который с выхода блока 20 через второй

1242942 информационный вход коммутатора 9 поступает на входной регистр 15(на управляющем входе коммутатора 9 н данный момент единичный сигнал отсут.— ствует !. Кроме того, на каждом такте работы устройства схема 11 сравнения по входным величинам !, 6 и cd поступающим на первый, второй и тре— .тий его входы соответственно с выходов счетчика 6, инверсного выхода элемента ИЛИ 12 и блока 18 анализа интервального индекса, формирует сигнал готовности устройства к выполнению очередной операции, а блок 18 анализа интервального индекса по входным величинам, 6, х, у, г, поступающим на входы соответственно с выходов старшего разряда реверсивного счетчика 17, элемента ИЛИ 12, вспомогательного регистра 13, первого и второго выходов блока 14 суммирования вычетов, формирует новое значение сигнала переполнения ы . Затем по сигналу, подаваемому на тактовый вход

2 устройства, содержимое счетчика 6 увеличивается на единицу, а содержимое регистра 8 сдвигается на один бит вправо (выдвинутое значение нулевого разряда теряется !.

Предварительно прежнее содержимое нулевого разряда регистра 8 подается на второй вход элемента ИЛИ 7:, при этом при единичном значении счетчик

6 обнуляется. Это происходит на (Т+3)-м такте. Блок 14 суммирования вычетов по истечении (Т+1)-ro такта определяет величины к

/Z q (с ;)/ш„;

f ) К ш i !

На (Т+2) — м такте вычет R с первого выхода блока 4 поступает во вспомогательный регистр 13 и на чет.вертый вход блока 18 анализа интервального индекса, а величина Я с второго выхода блока 14 подается на пятый вход блока 18 анализа интервального индекса.

Во все такты, кроме первого, на управляющий вход коммутатора 10 по- . ступает нуль и на его выход из блока 26 выбирается набор вычетов

Суммируя по модулю компоненты данные набора вычетов, блок 14 по истечении (T+j +1) -ro такта получает вели— чины к-!

R. = /Е q (

К

n =/ —,— z ч (,") .

На (T+3) ì такте на инверсном выходе элемента ИЛИ 12 появляется единичный сигнал, поэтому блокировка блока 18 анализа интервального индекса снимается,,и на его выходе вырабатывается сигнал переполнения операции умножения числа А на константу S- Если при получении чисел А 1, А,...,А (j=2,3,...,n) переполнение отсутствует, то на (T+j+2)-м такте операции нормализации числа 4 на выходе блока 18 анализа интервального индекса формируется сигнал переполнения для операции А =А 4.

Первое появление на выходе 23 устройства сигнала означает, что операция

25 нормализации закончена. Порядок Y(A) и мантисса !è (А) числа снимаются с вы-, ходов 22 и 24 устройства соответ.ственно.

Нормализованное число связано с

ЗО исходным следующим соотношением:

А = E((A) S

На каждом такте работы устройства признак переполнения с выхода 23

35 устройства подается на третий вход схемы 11 сравнения и декрементный вход реверсивного счетчика 17. В случае, когда - = 1, содержимое счетчика 17 уменьшается на единицу, а на

40 выходе схемы 11 сравнения при единичном значении инверсного выхода элемента ИЛИ 12 формируется сигнал, запоминаемый триггером 16 и означающий, что устройство готово к выполнению

45 НОВОЙ операции. формулаизобретения

Устройство для нормализации чисел н модулярном коде, содержащее входной регистр, вспомогательный регистр, блок суммирования вычетон, блок ана-. лиза интервального индекса, блок умножения на константу по модулю, ре»

55 гистр сдвига, причем выход входноГо регистра соединен с входом блока ум.ножения на константу по модулю, выход суммы блока суммирования выче12429 i 2 тов соединен с входом вспомогательного регистра, о т л и ч а ю щ е ее я тем, что, с целью повышения быстродействия, оно содержит счетчик, два элемента ИЛИ, реверсивный счетчик, два блока памяти, два коммутатора, блок элементов задержки, схему сравнения и триггер, а блок анализа интервального индекса содер- 10 жит два элемента И, два элемента ИЛИ и четыре схемы сравнения с константой, причем вход установки устрой-. ства соединен с входом записи регистра сдвига, управляющим входом перво- !5 го коммутатора, нулевым входом триггера и суммирующим входом реверсивного счетчика, тактовый вход устройства соединен с счетным входом счетчика и входом сдвига регистра сдвига,.20 информационный вход которого соединен с входом. константы устройства, вход сброса которого соединен с первым входом первого элемента ИЛИ устройства и входом сброса реверсивного счетчика, информационный вход устройства соединен с первым информационным входом первого коммутатора, второй информационный вход которого соединен с выходом блока умножения на 30 константу по модулю, выход первого коммутатора соединен с входом входного регистра, выход которого соединен с входом блока элементов задержки и адресными входами первого и 35 второго блоков памяти, выходы которьгх соединены с соответствующими информационными входами второго коммутатора, управляющий вход и выход которого соединены соответственно с 40 выходом старшего разряда регистра сдвига и входом блока суммирования вычетов, выходы, кроме младшего, разрядов регистра сдвига соединены соответственно е входами второго эле- 45 мента ИЛИ устройства, выход счетчика является выходом порядка устройства и соединен с первым входом схемы сравнения, выход которой соединен с единичным входом триггера, выход которого является выходом готовности устройства, второй и. третий входы схемы сравнения соединены соответственно с инверсным выходом второго элемента ИЛИ устройства и вычитающим входом реверсивного счетчика,- выход младшего разряда регистра сдвига соединен с вторым входом первого элемента ИЛИ устройства, выход которого соединен с входом сброса счетчика, выход суммы блока суммирования вычетов соединен с входами первой и второй схем сравнения с константой блока анализа интерваль— ного индекса, выход вспомогательного регистра и выход числа переполнений блока суммирования вычетов соединены соответственно .с первым и вторым вхо— дами третьей и четвертой схем сравнения с константой блока анализа интервального индекса, выход старшего разряда реверсивного счетчика и инверсный выход второго элемента ИЛИ устройства соединены соответственно с первым и вторым входами первого элемента ИЛИ блока анализа интервального индекса, инверсный выход второго элемента ИЛИ которого соединен с вычитающим входом реверсивного счетчика и является выходом переполнения устройства, выход мантиссы которого соединен с выходом блока элементов задержки, в блоке анализа интервального индекса выходы первой и третьей схем сравнения с константой соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с первым входом втовторого элемента ИЛИ, блока анализа интервального индекса, второй и третий входы которого соединены соответственно с инверсным выходом первого элемента ИЛИ, блока анализа интервального индекса, и выходом второго элемента И, первый и второй входы которого соединены соответственно с выходами второй и четвертой схем сравнения с константой.!

242942

Фиг l

Составитель А.Клюев

Редактор И.Николайчук Техред Н.Бонкало

Корректор А.Эимокоса8

Заказ 3705/47 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно"полиграфическое предлриятие, г.ужгород, ул.Проектная, 4