Устройство для реализации быстрого преобразования фурье

Устройство для реализации быстрого преобразования фурье

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано дня цифровой обработки сигналов, спектрального анализа различных случайных нроцессов. Цель изобретения - повышение быстродействия устройства. Устройство для реа;лизации быстрого преобразования Фурье (БПФ) содержит блок памяти, арифметический блок, блок постоянной памяти, блок управления, а для достижения цели в него введены блоки элементов И и ИЛИ, блокн счетчи-- ков и реверсивных счетчиков, два дешифратора , соединенные соответствующим образом. Быстрое преобразование Фурье осуществляется по алгоритму Кули-Тьюки, в котором входные отсче-: ты сигналов расположены в обычном порядке, а выходные спектральные составляющие расположены в двоично-инверсном порядке. Вычисление базовой операции выполняется с замещением данных в оперативной памяти. Последовательнасть вычисления базовых операций в алгоритме Кули-Тьюки определяется за счет группирования базовых операций, соответствующих двум, четырем , восьми точкам БПФ и т.д. 10 ил. (Л

СО103 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИХ (51)4 G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1, И44А Ьс

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3793833/24-24 (22) 26.09.84 (46) 07.07.86. Бюл. У 25 (72) Влад.С.Ьабанский и Вит.С.Бабанский (53) 681.32 (088.8) (56) Лвторское свидетельство СССР

Р 886005, кл. G 06 Г 15/332, 1980.

Авторское свидетельство СССР . Р 809198, кл. G 06 F 15/332, 1979. (54) УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Изобретение относится к вычислительной технике и может быть использовано для цифровой обработки сигналов, спектрального анализа различных случайных процессов. Цель изобретения — повышение быстродействия устройства. Устройство для реа.лизации быстрого преобразования . Фурье (БПФ) содержит блок памяти, „,Я0„„1242985 А1 арифметический блок, блок постоянной памяти, блок управления, а для достижения цели в него введены блоки элементов И и ИЛИ, блоки счетчи» ков и реверсивйых счетчиков, два дешифратора, соединенные соответствующим образом. Быстрое преобразование

Фурье осуществляется по алгоритму

Кули-Тычки, в котором входные отсче-: ты сигналов расположены в обычном порядке, а выходные спектральные составляющие расположены в двоично-ин. версном порядке. Вычисление базовой операции выполняется с замещением данных в оперативной памяти. Последовательнасть вычисления базовых операций в алгоритме Кули-Тычки определяется эа счет группирования базовых операций, соответствующих двум, че тырем, восьми точкам БПФ и т.д.

10 ил.

124?985

Изобретение относится к вычислительной технике и ь«ожет быть использовано для цифровой обработки сигналов, спектрального анализа различных случайных процессОв. 5

Целью изобретения является повышение быстродействия устройства.

1!а фиг.l представлен алгоритм быстрого преобразования фурье (БПФ);, а фиг.2 — функциональная схема устройства: на фиг.3 — функциональная схема арифметического блока; на

«1 ш . 4 — схема блока элементов И; на

«1»п .5 — схема блока ренерсинных счетчиков; на фиг.б — схема блок « элементов ИЛП: на фиг.7 — схема блока счетчиков; на фиг.8 — схема блока управления; на фиг.9 — схема первого депп«1«ратора; на фиг.l0 — схема второго дешифратора. 20

Ус г1«ойство для реализации БПФ («1«««г . 2) содержит блок 1 (опе1эатив кэй« 1 памяти., арифметически блок 2, бпо«, 3 посто»иной памяти, блок 4

>элеь«ептон 11, блок 5 реверсивп«ых сче« шкои, блок 6 элементов ИЛИ> блок 7 счетчиков, блок 8 упранлеш», E:eI«âûé дешифратор 9, второй дешифратор 10, информационный вход 11 устройства, вход )2 запуска устрой- g0

"«н>«., вход 13 задания числа итераций устройства, счетный вход 14. !

Лр«««1«метический блок " (фиг.3) содсрж «т ««реобразонатель 15 кода, Elcp эл,«Л мультиплексор 16, второй мульти35 плексор 17, сумматоры 18 — 20, нычптатепи 21 — 23, умножители 24 — 27.

Входы 28 — 31 являются первыминходамп арифметического блока 2, причем ча вход 28 поступает дейстнп40 тельная часть комплексного числа перного операнда, на вход 29 — мнимая часть комплексного числа первого операнда, на вход 30 действительная

45 часть комплексного числа второго операнда, на вход 31 — мнимая часть комплексного числа второго операнда.

Вход 32 является вторым входом арифметического блока 2, на который поступает дейстпительная часть комплексного весового коэффициента. Вход 33 является третьим входом арифметического блока 2, на которыи подается мнимая часть комплексного весового коэффициента. Вход 34 является четвертым входом арифметического блока 2, на него поступает сигнал управления при вычислении первой диагонали. Вход 35 является пяты«я входом арифметического блока 2, на него поступает сигнал управления при вь;числении второй диагонали. Выходы 36 — 39 являются выходами арифметического блока 2, причем выход 36 является выходом действительной части комплексного числа первого операнда, выход 37 — мнимой частью комплексного числа первого операнда, выход 38 — действительной частью комплексного числа второго операнда, выход 39 — мнимой частьто комплексного числа второго операнда.

Блок 4 элементов И (фиг.4) содержит первые элементы И-IIЕ 40, вторые элементы II — НЕ 41 и элементы 11Е 42.

Вход 43 является верным входом блока 4, вход 44 — вторым входом блока

4, а выход 45 — выходом блока 4.

Блок 5 реверсивных счетчиков (фиг.5) содержит счетчик 46, вход 47 является первым входом блока 5, вход

«8 — вторым входом блока 5, вход 49— третьим нходом блока )> вход 50— четвертым входом блока 5, а выход.

5« — выходом блока 5.

Блок 6 элементов ПЛИ-HE (фн1 .6) содержит элементы ИЛИ-НЕ 5? н элементы 1ШИ 53. Вход 54 является перным входом блока 6, вход 55 — вторым входом блока 6, вход 56 — третьим входом блока 6, а выход 57 — выходом блока 6.

Блок 7 счетчиков (фиг.7) содержит счетчик 58, нхо,ц 59 является первым входом блока 7, вход 60 — вторым входом блока 7, вход 61 — третьим входом блока ?, а ныхоц 62 — выходом блока

7. Блок 8 управления (фиг.8) содержит счетчики 63-67, элементы И-НЕ

68-71, элементы НЕ 72-76, одновибраторы 78-80. Вход 81 является первьпл входом блока 0, вход 82 — вторым входом блока 8, вход 83 — третьим входом блока 8, вход 04 — четвертым входом блока 8, вход 85 — пятым входом блока 8, вхоц 86 — шестым входом блока 8, а выход 87 — первым выходом блока 8, выход 88 — вторым выходом блока 8, выход 89 — третьим выходом б«пока 8, ныход 90 — четвертым выходом блока 8, выход 91 пять«м выходом блока 0, выход 92— шестым выходом блока 8.

Первый дешифратор 9 (фиг.9) содержит дешифратор 93, элементы НЕ 94.

Вход 95 является входом первого дешифратора 9, а выход 96 — первым

l?42985 выходом, и выход 97 — вторым выходом первого дешифратора 9.

Второй дешифратор 10 (фиг.10) содержит дешифратор 98, элементы НЕ 99, элемент И-НЕ 100. Вход 101 является

t входом второго дешифратора 10, а выход 102 — первым выходбм, выход 103 вторым выходом, выход 104 — третьим выходом, выход 105 — четвертым выходом второго дешифратора 10. !О

Быстрое преобразование Фурье осуществляется по алгоритму Кули-Тычки (фиг.1), в котором входные отсчеты сигнала расположены в обычном порядке, а выходные спектральные состав- 15 ! ляющие расположены в двоично-инверсном порядке. Вычисление базовой операции выполняется с замещением данных в оперативной памяти.

Последовательность вычисления базовых операций в алгоритме Кули-Тычки определяется за счет группирования базовых операций, соответствующих двум точкам БПФ, четырем точкам

БПФ, восьми точкам БПФ и т.д. Рас- 25 положение этой последовательности базовых операций в алгоритме КулиТьюки (фиг,! ) имеет вид диагонали, проходящей из нижней части алгоритма на начальных итерациях в верхнюю руется по однотипным весовым коэфчасть к последней итерации. На основании такого наглядного сравнения введем понятие диагональ, которая будет состоять из базовых операций, имеющих одинаковое число окружнос—

35 тей (фнг.1) . Диагональ имеет свой номер, который соответствует числу окружностей в базовой операции, входящей в данную диагональ. Число диагоналей в алгоритме БПФ равно числу г итераций. Минимальный номер диагонали равен единице, лгаксимальный номер диагонали равен

Организация вычисления БПФ на основании диагоналей и базовых блоков позволяет построить вычислительпый процесс таким образом, что вычисление базовых операций группифициептам, чем и обеспечивается возможность использованич в арифметическом блоке известного значения весового коэффициента. При вычислении первой диагонали значение несо- вого коэффициента для всех базовых операций равно единице, для второй диагонали значение весового коэффициента равно мнимой единице. Значения весовых коэффициентов, равные единице и мнимой единице, позволяют не .. выполнять умножения в арифметическом . блоке при вычислении базовых операций на первой и второй диагоналях. Исключение операции умножения при вычислении баэовых операций на первой и второй диагоналях приводит к уменьшению времени выполнения этих базовых операций, и тем самым уменьшенггю времени вычисления первой и второй диагоналей, а отсюда и общего времени вычисления

БПФ.

Рассмотрим работу устройства (фиг.2) на примере вычисления шестнадцатиточечного БПФ.

Вычисление шестнадцатиточечного

БПФ состоит из вычисления четырех диагоналей. В первой диагонали на

Начало вычислений для каждой диагонали расположено в алгоритме БПФ в 4> зависимости от номера диагонали и со.ответствует: для. первой диагонали вычисления начинаются на первой итерации, для второй диагонали — на второй итерации, для третьей диагонали — на третьей итерации, и т.д.

Окончание вычислений для всех диагоналей расположено в алгоритме БПФ на последней И итерации. .Вычисление БПФ по алгоритму (фиг.1) осуществляется путем вычисления диагонали с последовательным увеличением номера диагонали, начипая от единицы и кончая номером диагонали q .

Кроме введенного понятия — диагональ, и известного понятия базовая операция определим еще понятие базового блока в алгоритме БПФ (фиг.1) как группу базовых операций на итерации, имеющую одинаковые весовые коэффициенты. Базовый блок может состоять из одной, двух, четырех и т.д. — до

N/2 базовых операций. На первой итерации в базовый блок входит N/2 базовых операций; на второй итерации - N/4 базовых операций и т.д., и на последней и итерации в базовый блок входит одна базовая операция.

Для первой и второй диагоналей в алгоритме БПФ (фиг.1) на каждой итерации расположен один базовый блок.

Для третьей, четвертой, пятой и т.д. — до 11 диагонали в алгоритме

БПФ на каждой итерации расположено, соответственно, два, четыре, .восемь и т.д. — до N/4, базовых блоков .

1?47985 каждой итерации имеется один базовый блок, в которьцt На первой итерации входит восемь базовых операций, на второй итерации — четыре базовых операций, »а третьей, — две, и на

5 четвертой — одна. В первой диагонали переход с одной итерации »а другую,t

»е требует смещения значения адреса »ервого операнда, поэтому в блоке 5 прн вычислении первой диагона- 10 лп »е производится загрузки началь»ого адреса.

Вторая диагональ также состоит йз одного базового блока на,итераIIèII, но »ри переходе в вычислениях !5 с »терации »а итерацию происходит смещение адреса. Поэтому в блоке 5

»1н переходе к следующей итерации осуществляется загрузка начального адреса. На третьей и четвертой диа- 20 го»анях находятся„ соответственно, два и четыре базовых блока. Поэтому после вычисления базового блока и »ри переходе к вычислениям на следующей итерации для третьей и чет—

»ортой диагоналей происходит смещение адреса, следователь»о, в этих

oIIó÷Itÿõ необходимо вынол»ить»а»альную загрузку адреса в блоке 5.

Загрузка адреса в блок 5 выпол-.

»яется по сигналу, поступающему

IIo. вход с второго выхода блока 8 у»равления. Начальное значение адреса поступает на вход блока 5 с выхода блока. 4. При начале выч»слепил каждой диагонали импульсом, поступающим на вход блока 5 с шестого выхода блока 8 управления, происходит установ— ка в нуль адреса перрого операнда. Хекущее значение адреса первого операнда при вычислении базовых операций внутри базового блока определяется »утем добавления единицы к э»а,чению адреса при поступлении каждо45 го тактового импульса на вход блока 5.

Число базовых операций с первого выхода первого дешифратора. 9 поступает на входы блока 4 и блока 6.

Значение адреса первого операнда с выхода блока 5 поступает на входы блока 4. На выходе блока 4 по сигналам, поступающим на его входы, формируется начальное значение адреса первого операнда. В блоке 6 по сигналам, поступающим на его входы, вычисляется значение адреса второгo операнда, Под воздействием сигнала, посту»гаощего на вход блока 6, на его выход поступает либо значение адреса первого операнда с входа, либо полученное в блоке 6 значение адреса второго операнда.

С выхода второго дешифратора 10 на вход блока 7 поступает начальное значение адреса коэффициентов. По сигналу с третьего бло 1а 8 управле— ния, поступающему на вход блока 7, выполняется предварительная запись в блоке 7 начального значения адреса коэффициентов.

На вход блока 7 адреса коэффициентов с пятого выхода блока 8 управления поступает сигнал, который зацает в блоке 7 текущее значение адреса коэффнцие»тов.

Перед началом работы устройства необходимо на вход 13 блока 8 управ— лен»я подать сигнал числа итераций, для рассматриваемого nptiMBpG этот, снг»ал равен двоичному коду числа четыре. Начало работы устройства определяется приходом импульса Пуск

»а. первый вход 12 блока 8 управления после этого тактовые импульсы, поступающие па третий вход 14 блока 8 управления и вход блока 5, обеспечивают последовательную передачу сигналов между блоками.

С первого выхода блока 8 управле,ния на вход первого дешифратора 9 подается код номера итерации, по которому опрецеляется число базовых операций в базовом блоке. С четвертого выхода блока 8 управления на вход второго дешнфратора 10 подается код номера диагонали, по которому определяется число базовых блоков и начальное значение адреса коэффициентов.

На четвертый вход блока 8 управле»ня посту»ает сигнал управления при вы гислении первой диагонали. На пятый вход блока 8 управления с выхода первого дешифратора 9 поступает сиг»ая числа базовых операций. По шестому входу в блок 8 управления с выхода

tIroporo дешифратора 10 поступает сигнал числа базовых блоков.

Па вход 11 устройства поступают выборки сигнала в обычном порядке, которые записываются в блоке 1 оператив»ой памяти. В блоке 3 постоянной памяти записаны комплексные значения коэффициентов, расположенные в дво- ично-инверсном порядке следования своих номеров.

На фиг.7 показан пример практической реализации блока 7. Последний выполнен па двоичном счетчике 58, по входу 59 поступает импульс записи информации с входа 61 в счетчик 58, по входу 60 поступают счетные импульсы. Двоичный код адреса коэффициентов с выходов счетчика 58 поступает на выход 62.

На фиг.8 показан пример практической реализации блока управления, который состоит из счетчиков 63 — 67; элементов И-НЕ 68 — 71, элементов НЕ

72 — 76, элемента И 77, одновибрато— ров 78-80. На первый вход 81 поступает сигнал логической "!" определяющий пуск устройства для реализации

БПФ. На второй вход 82 поступает код числа итерац»й. На третий вход 83 поступают тактовые импульсы, каждый приходящий тактовый импульс определяет одну выполненную базовую операцию БПФ. По четвертому входу 84 на элемент 2И-НЕ

71 поступает сигнал управления о вычислении первой диагонали. По пятому входу 85 на счетчик 63 поступает код

7 !242

В арифметический блок ? но входу из блока оперативной памяти поступают два значения операнда, по другим входам из блока 3 постоянной памяти поступают, соответственно, 5 I действительная и м части комплексйого коэфф»щиента. Арифметический блок 2 осуществляет вычисление базовой операции двухточечного БПФ, результаты вычисления базовой операции с выхода арифметического блока

2 заносятся в блок оперативной памяти на прежние адреса ячеек памяти.

Уменьшение времени вычисления базовой операции в арифметическом блоке ? при вычислении базовых операций на первой диагонали осущестгляется сигналом управле»п я, поступаю::.;пм с

20 выхода второго дешифратора 1О на вход арифметического блока 2. Для второй диагонали уменьшение времени вычисления базовой операции обеспечивается сигналом управления, поступающим

25 с выхода второго дешифратора 10 на вход арифметического блока 2.

Лрифметический блок 2 (фиг.3) ðàботает таким образом, что вычисления базовых операций на первой и второй диагоналях состоят в выполнении сум30 мы и разности на сумматорах 18 и 19 и вычитателях 21 и 22 между действи-, тельными и мнимыми частями комплекс— ных значений первого и второго операнда. При вычислении оставшихся диа-З5 гоналей кроме первой и второй, что соответствует отсутствию сигналов управления, поступающих па входы 34 и

35, вычисления базовой операции выполняются с подключенными умножителями 24 — 27, сумматором 20 и вычитателем 23 с дальнейшим выполнением операции суммы и разности на сумматорах 18 п !9 и вычитателях 21 и 22. 45

На фиг. 4-10 показаны примеры практической реализации блоков вновь внедренных в устройство для реализации БПФ. Максимальное число итераций, которое может быть использовано в приведенных примерах, равно семи.

На фиг.4 показан пример практической реализации блока 4. Последн»»й является комбинационной схемой, по вхо.ду 43 поступает число базовых операций, которое совместно со значением текущего адреса первого операнда, поступающего по входу 44, на элеме».

985 8 тах "И-ПЕ 40 и 4! и элементе НЕ 42 вычисляет начальное значение адреса первого операнда при переходе к вычислениям следующего базового блока на выполняемой итерации.

На фиг,5 показан пример практической реализации блока 5. Последний выполнен на двоичном счетчике 46, по первому входу 47 поступает импульс записи информации с входа 49 в счетчик 46, по входу 48 поступает импульс сброса в нуль счетчика 46, по входу

50 поступают счетные импульсы. Двоичный код адреса первого операнда с выходов счетчика 46 поступает на вход вход 51.

1!!а фиг.б показан пример практической реализации блока 6 второго операнда. Блок 6 представляет собой комбинационную схему на элементах

21Н1И-НЕ 52 и элементах 2 ИЛИ 53. При отсутствии на третьем входе 56 логической единицы адрес первого операнда с входа 55 поступает на выход

57. Вычисление адреса второго операнда происходит при поступлении на вход .

56 логического нуля, тогда по соответствующему разряду с входа 54 к адресу первого операнда по схеме ИПИ добавляется единица, в результате чего па выходе 57 формируется значение адреса второго операнда.

1242985

10 числа базовых операций, которые необходимо выполнить в базовом блоке БПФ.

По шестому входу 86 на счетчик 64 поступает кад числа базовых блоков, которые необходимо выполи?ггь на итера- ц!!!1, С выхода счетчика 65 код номера итерации поступает на первьп! выход

87. С выхода элемента И-НЕ 71 импульс окон Ia?IIIII вычисления всех ба- 0 зовых операций в базовом блоке BIN> для диагоналей с нол!ер1л!и не менее второй поступает на второй выход 88.

С выхода элемента IIЕ 73 импульс начала вычисления на итерации поступает а третий выход 89. С выхода счетчглса 67 код номера диагонали nocay!!acr lIa четвертый выход 90. С выхода первого одновибратара 78 имliv:l?(. окончания вычисления всех базовых операций в базовом блоке Б1(Ф поступаеf иа пятый выход 91. С выход; элемента 2И-IIE 70 и!»пульс начала

iIl:I I;IcIIe»!III диагонали поступает на шестой выход. 92. 2- 1

Одноиибраторы 78-80 абеспсчи!!ают с !етпые импульсы в мамонты об сче".!иков 63-65. !1огичес!сне элементы

68-77 формируют импульсы »all!loll пн3() фар?!ации в счетчики 63-67, Быход эле.

I?eII.I a Н 77 обеспечивает продолжение

БПФ дп!! следующего массива входных

О 1 сче 1 Ов cлуч ш! IОГО вxадl!Ого cllгl!a. па

На фиг. 9 показан пример практической реализацпи первого дешифратора, состоящего иэ дешифратара 93 трп .»гнпп на восемь и элемента» IIE 94.

Па вход 95 поступает кад номера итерации, а первом выходе 96 получается инверсный .код числа базовых операций в база»ом блоке БПФ, а после элементов НЕ 94 па второй выход 97 поступает прямой код числа база!зых операций в базовол! блоке БПФ.

Па фпг.10 показан пример практической реализации второго дешпфрата ра, состоящего из дешифратора 98 три линии на восемь, элементов HE 99 и элемента 2И-НЕ 100. На вход 101 поступает код номера диагонали, на первый выход 102 поступает сигнал управления прп вычислении первой диагонали, на третий выход 104 поступ;!ет сигнал управления прп вычислении второй диагонали. На второй выход

103 и четвертый ьыхад 105 наступает прямой код числа базовых блоков на диагонали.

Формула и з о б р е гения

Устройство для реализации быстрого преобразования Фурье, содер?кащее блок памяти, первый информационный выход которого подключен к входу операнда» арпфметическаго блока, входы реальной и мнимой частей коэффициента которого подключены соответст»епно к первому и второму выходам блока постоянной памяти, а выход результата арифметического блока подключен к первому информационному входу блока памяти, второй информационный вхо,ц которого является ннфармацианныл! входом устройства, блок управления, о т л и ч а !о щ е !с. я тем, чта, с целью повышен! я быстродсйствия, в пего введены блок элемента» II блок элементов ИЛИ, блок реверсив?гых счетчиков, блок счет !1!ков, первый и второй дешифратары., причем второй выход блока памяти 1!одк!!ю !ен к первому входу блока элементов ИЛИ, выход которого подключен к адрес!!ому входу блока памяти, первый ьыход первага дешифратора подключеll к oòoðolió входу блока элементов ИЛИ и первому входу блока элементов И выход которого подключен к информационному входу блока реверсивных счетчиков, информационный выход кототораго подключен к третьему Вхо ду блока элементов ИЛИ и второму входу блока элементов И, адресный вход блока пс!сталиной памяти нодкл!очен ?с информационному выходу блока счетчика», !Гнфармацианный вход коl opoI o подключен к первому выходу второго дешифратора, второй и третий выходы которого подк?!ючепы соответственно к пер- вому и второму входам кода номера базовой операции арифметического бла— ка, при этом блок управления. содержит семь счетчиков,.три одновибратора, четыре элемента И-НЕ, пять элеменТоВ НЕ и элемент И, выход которого подключен к первым входам первого, второго и третьего элементов И- IE., счетному входу первого счетчика и выходу первого элемента НЕ, выход которого под!сг!ючен к установочному входу второго счетчика, вход сула!ироваппя которого соединен с входом вычитания первого счетчика и подключен к

12«2985

l2 выходу первого одновибратора, вход которого соединен с вторыки входамп первого, второго и третьего элементов.

И-НЕ и подключен к выходу переноса третьего счетчика, вход вы п.тания 5 которого подключен K выходу второго одновибратора, вход которого соединен с третьиии входами первого н второго элементов И-НЕ и подклю ген к выходу переноса четвертого счетчика, вход: f0 вычитания которого подключен к гыходу переноса пятого счетчика, вход вычитания которого подключен к выходу третьего одновибратора, вход которого, соединен с четвертым входом первого элемента II — Н1"., входом второго элемента

НЕ и подключен к выходу переноса шестого счетчика, вход вычитания которого подключен к выходу переноса седьмого счетчика, счетный вход которого соединен с счетнык входом шестого счетчика и подключен к выходу третьего элемента НЕ, вход которого подключен к выходу первого элеме»та

И-НЕ, выход второго элемента И-IIE подключен к входу четвертого элемента

НЕ, выход которого подключен к счет-ным входак четвертого и пятого счетчиков, выход третьего элемента И-НЕ подключен к входу пятого элемента

HE выход которого подключен к счетному входу третьего счетчика, инфор мационный вход которого подключен к информационному выходу первого счетчика,, выход переноса которого подключеп к первому входу элемента И, а выход второго элемепта HE подключен к первому входу четвертого элемента

И-НЕ, причем информационный выход третьего счетчика, выход четвертого элемента И-НЕ, выход четвертого элемента !IE, информационный выход второго счетчика, выход третьего одновиб— ратора и выход третьего элемента

И-IIE блока управления подключен соответственно к входу первого дешифратора, входу обнуления блока реверсивных счетчиков, счетному входу блока счетчиков, входу второго дешифратора, установочному входу блока счетчиков и управляющему входу блока реверсивных счетчиков, второй вход элемента И и информационный вход первого счетчика являются .соответственно входом запуска и входом задания числа итераций устройства, вход выч п апин седьмого счетчика соединен с счетным входом блока реверсивных счетчиков и является счетным лходок устройства, второй вход четвертого элемента И-НЕ подключен к . второму выходу второго дешифратора, информационные входы шестого и седьмого счетчиков подключены к второму выходу первого дешифратора,а информационные гходы четвертого и пятого счетчиков .подключены к четвертому выходу второ го дешифратора.

sfd)

Л(о)

Л®

1 242985

Ю

J1 .Ц!

2А298

puz5

)242985

Составитель А.Баранов

Техред И,Гайдопт Корректор А.Обручар

Редактор П.Коссей

Заказ 3708/50 THpQK 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул.Проектная, 4