Устройство для контроля канала передачи данных

Устройство для контроля канала передачи данных

Иллюстрации

Показать все

Реферат

 

Устройство относится к ав томатике и вычислительной технике и может быть использовано в каналах ввода вьшода. Цель изобретения - повышение достоверности контроля. Устройство содержит буферный регистр, сумматор-вычитатель, счетчик байтов, счетчик адреса и блок сравнения. Счетчик байтов считает число байтов, которые должен передать канал. Счетчик адреса считает адреса, соответствующие этим байтам. Когда канал работает в режиме введения информации от внешнего устройства к приемнику , то на блоке сравнения происходит сравнение содержимого счетчиков адреса и байтов с содержимым младших разрядов;буферногорегистра. При нарушении этого равенства вырабатывается сигнал ошибки. 4 ил. с SS (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М A BTOPCHOMY СВИДЕТЕЛЬСТВУ

)Ц:КО 1-" . Ч

13, 13

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ г (21) 3786425/24-.24 (22) 01,09,84 (46) 07.07.86. Бюл, №- 25 (72) В.В ° Карпейчик, B.М. Пронин, А,Г, Рымарчук, Л,Н. Извозчикова и И.М, Зильбергельд (53) 681.9(088.8) (56) Авторское свидетельство СССР

¹ 611240, кл, G 08 С 19/16, 1975

Электронная вычислительная машина ЕС,1050. M.: Статистика, 1976, с,!48-151.

Авторское свидетельство СССР

¹- 556442, кл, G 06 F 11/16, 1975, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛА ПЕРЕДАЧИ ДАННЫХ (57) Устройство относится к автоматике и вычислительной технике и может

„„Я0„„124ЗОО9 (5и 4 G 08 С 25/00, С 06 F 11/10 быть использовано в каналах ввода вывода. Цель изобретения — повышение достоверности контроля, Устройство содержит буферный регистр, сумматор-вычитатель, счетчик байтов, счетчик адреса и блок сравнения.

Счетчик байтов считает число байтов, которые должен передать канал. Счетчик адреса считает адреса, соответствующие этим байтам. Когда канал работает в режиме введения информации от внешнего устройства к приемнику, то на блоке сравнения происходит сравнение содержимого счетчиков адреса и байтов с содержимым младших разрядов,буферногорегистра. При нарушении этого равенства вырабатыва— ется сигнал ошибки, 4 ил.

1 12

Изобретение относится к вычислительной технике и может быть использовано для аппаратного контроля управления передачей данных, в частности, в каналах ввода-вывода, Цель изобретения — повышение достоверности контроля, На фиг.l представлена блок-схема устройства; на фиг.2 и 3 — примеры практической реализации счетчика байтов и счетчика адреса„" на фиг.4 временная диаграмма управляющих сигналов контролируемого канала передачи данных.

Устройство (фиг,l) содержит счетчик 1 байтов, счетчик 2 адресов, буферный регистр 3, сумматор-:вычитатель 4, блок 5 сравнения, шину б задания числа передаваемых байтов контролируемым каналом, шину 7 .задания режима работы устройства, вход 8 синхронизации устройства, шину 9 задания адреса передаваемого байта, выход 10 ошибки устройства, Счетчик байтов (фиг.2) содержит сумматор !1, реверсивный счетчик 12, группу элементов И 13, элементы ИЛИ

14 — 16, элементы И 17 и 18 °

На фиг.4 показаны управляющие сигналы 19-23 внешнего интерфейса, вход

24 признака записи информации во внешнее устройство (BY) через канал передачи данных.

Счетчик адреса (фиг.3) содержит вход признака считывания данных из

BY через канал 25, являющийся для этого счетчика входом записи режима работы, реверсивный счетчик 26, элементы ИЛИ 27 — 29 и элемент И 30 °

43009 2

24 — логическая единица, 25 — логический нуль, т,е. на входах S 1 и

Константа, поступающая с шины задания числа передаваемых байтов б > представляет собой двоичный код количества байтов, передаваемых каналом между оперативной памятью (ОП) и буферным устройством в текущем обращении к ОП, При выполнении обмена с внешним буфером или каким-либо устройством (одно направление характеризуется прибавлением единицы к адресу, а обратное, соответственно, вычитанием единицы из адреса} управляющие комбинаций на входах S 1 и S 2 реверсивных счетчиков 12 и 26 будут задаваться сигналами 24 и 25 (вре менное распределение которых отражает фиг,4). Так, для операции вывода данных через контролируемый канал (для ВУ это режим записи) сигнал

p) !

О !

4!>

S 2 реверсивных счетчиков 12 и 26 задаются комбичации 10 и 01 соответственно, Для операции ввода данных через контролируемый канал во BY (считывание прямое) сигналы 24 и 25 на управляющих входах счетчиков 12 и

26 задаются комбинацией 01, Для операции ввода (считывание обратное) сигналы на входах S 1 и S 2 счетчика 12 задаются комбинацией 01, а на входах счетчика 26 $ 1 и S 2 задаются комбинацией 10.

Указанные уровни сигналов 24 и 25 сохраняются в течение всей операции.

Прибавпение .или вычитание единицы при этом осуществляется по управляющему сйгналу 23 (фиг,4), поступающему через элементы И 17, ИЛИ 14, И 30 и

ИЛИ 27 на входы синхронизации С счетчиков 12. и 26. При этом управляющий сигнал 23 является признаком обмена байтом данных между буферным устройством и ВУ, Сигналы !9 - 22 при этом — логический нуль, При обмене с ОП (прибавление или вычитание константы модификации) сиг1 нал 19 — логическая единица по которому на выходах $ и S 2 счетчика 12 формируется комбинация 11, независимо от сигналов 24 и 25, Тем самым разрешается занесение в счетчик !2,-Занесение осуществляется по управляющему сигналу 20, поступающему на вход С счетчика 12, Сигнал 19 разрешает передачу на входы С счетчиков 12 его значения, промодифицированного сумматором 11 на константу модификации. При этом сигналы 2123 — логический нуль, При загрузке начальной информации сигнал 22 " логическая единица, по которому на входах $ 1 и S 2 счетчиков 12 и 26 формируется комбинация

11 независимо от сигналов 24 и 25, Эта комбинация разрешает занесение в счетчики 12 и 26. Занесение осуществляется по управляющему сигналу 21, поступающему на входы С счетчиков 12 и 26„ При этом в счетчик 26 заносится информация с шины 9 задания адреса передаваемого байта, а в счетчик

12 заносятся нули, так как сигнал 19логический нуль на входах группы элементов И 13.

Функциональное назначение управля-. ющих сигналов внешнего интерфейса

3 1243 устройства: 19 — разрешение занесения информации в устройство при обмене с ОП, 20 — импульс занесения информации в устройстве при обмене с

ОП, 21 — импульс занесения начальной информации в устройство, 22 — разрешение занесения начальной информации в устройство, 23 — импульс модификации счетчика при обмене с BY (фиг,4).

Сумматор-вычитатель 4 -трехразряд- 1о ный сумматор — выполняет операцию слсжения или вычитания содержимого счетчика 1 адреса байта 2 и содержимого счетчика 1 байтов.

Шина 7 для блока 4 является вхо- 15 дом, задающим операцию, выполняемую сумматором-вычитателем 4 (сложение, вычитание), На него заводится сигнал

"Считывание прямое"; при наличии сигнала "Считывание прямое" сумматорвычитатель производит. вычитание, при отсутствии его (а это операция "Запись" или "Считывание обратное") сумматор-вычитатель производит сложение ° 25

Трехразрядный счетчик 2 адреса предназначен для указаяия адреса байта, При вводе (чтении) счетчик байта

2 указывает, куда нужно поместить байт данных, принятый от внешнего устройства, при выводе (записи) откуда нужно взять байт данных для выдачи во внешнее устройство.

Оба счетчика — двоичные реверсивные, Входы S 1 и S 2 счетчиков зада- 35 ют режимы работы счетчика: 00 — хранение, 01 — прибавление единицы по сигналу на входе С, 10 — вычитание единицы по сигналу на входе С, ll занесение информации с входов D no сигналу на входе С.

Устройство работает следующим образом, До начала обмена производится за- .несение управляющей информации в уст-45 ройство, В счетчик 2 байтов (фиг.2) заносится нулевая информация (группа элементов И 13 закрыта из-за отсутствия сигнала 19, фиг,4) прй наличии сигнала синхроимпульса на входе С счетчика 12 (по сигналам 21 и 22) и наличии комбинации 11 с элементов

ИЛИ 16 и 15 по сигналу 22, Три младшие разряда адреса данных с шины задания адреса передаваемого байта заносятся в буферный регистр 3 и в счетчик 26 (фиг,3) при наличии синхроимпульса на входе С (по сигналам

009 4

21 и 22) и наличии комбинации ll c элементов ИЛИ 28 и 29 по сигналу 22, После подготовки начальной информации начинается обмен байтами данных. Обмен байтами данных происходит по командам "Запись", "Считывание обратное", "Считывание прямое".

После загрузки начальной информации и во время обмена всегда должно выполняться равенство:

СЧАБ + СЧБ = РБУФ, (I ) где СЧАБ — содержимое счетчика 2 адреса байта;

-СЧБ — содержимое счетчика 1 байтов;

РБУФ вЂ” содержимое младших разрядов буферного регистра 3.

После загрузки начальной информации имеем:

СЧАБ + 0 = РБУФ (2)

Выражение (2) справедливо, так как в счетчик 1 байтов заносятся нули, а в счетчик 2 адреса — младшие разряды адреса данных, как описано выше. При корректной работе канала передачи данных содержимое СЧАБ и

РБУФ одно и то же, и сигнала ошибки с блока 5 сравнения нет, Рассмотрим обмен при выполнении команды "Запись", Данные из оперативной памяти поступают в буфер данных канала, а затем побайтно выдаются во ВУ, Когда данные передаются из ОП в буфер, адрес данных и счет данных модифицируются на величину константы модификации (const), определяемую значениями адреса данных и счета данных, Промодифицированный адрес данных поступает на буферный регистр 3. Значение счетчика 2 байтов (фиг.2) увеличивается на величину константы модификации через сумматор 11 (при наличии сигнала 19 срабатывает группа элементов И 13, ИЛИ 16 и 15, И 17 и

18, ИЛИ 14 по сигналам 19 и 20). При этом

СЧАБ + (СЧБ + const) = (3)

= РБУФ + const.

Равенство не нарушается при добавлении константы к левой и правой его частям. При корректной работе сигнала ошибки с выхода блока сравнения не должно быт ь. Ко гда б айт данных пер едан из буфера данных во ВУ, содержимое счетчика 12 (фиг.2) уменьшается на единицу (по сигналу 20 на входах S 1 и S 2 счетчика 12 (фиг..2) комбинация 10, а сигнал 23 на входе С приI24300e сутствует всегда, когда байт данныХ передается (принимается ) во (иэ) ВУ), а содержимое счетчика 26 (фиг,3) увеличивается на единицу, задавая 5 при этом адрес следующего байта (на входах S I u S 2 счетчика 26 комбинация 01 и по сигналу 23 есть сигнал на входе С).

При передаче данных из буфера во IG .ВУ равенство (1) преобразуется в (СЧАБ + 1) + (СЧБ - 1) = РБУФ. (4)

Равенство не нарушается при прибавлении к одному слагаемому и вычитании иэ второго слагаемого одной и той же величины, Если равенство (1) после модификации счетчиков не выполняется, то блок сравнения 5 (фиг.1) вырабатывает сигнал ошибки, Рассмотрим работу при выполнении 2б команд "Обратное считывание" и "Считывание прямое", В этом случае данные от ВУ побайтно принимаются в буфер данных по адресу, определяемому счетчиком 2 адреса байта, а затем 25 после накопления до формата обмена с ОП записываются в OII.

Рассмотрим равенства для "Считывания обра.тного". Когда данные от ВУ принимак тся в буфер данных канала, щб содержимое счетчика 12 (фиг.2) увеличивается на единицу (по сигналу 23 на входе С есть сигнал„ а на входах

S 1 и S 2 комбинация 01 по отсутствию сигнала 24), а содержимое счетчика 26 (фиг.3) уменьшается на единицу (есть сигнал на входе С по сигналу 23, на входах Б 1 и S 2 комбинация 10 по сигналу 25 "Считывание обратное.").

Равенство (1) преобразуется в (СЧАБ — 1) + (СЧБ + 1) =РБУФ ° (5)

Ф

Равенство не нарушается „от добавления к одному слагаемому и вычитании иэ второго одной и ой же вели-. чины.

Когда данные передаются из буфера в ОП, адрес данных и счет данных мо" дифицируются на величину константы модификации (const). Уменьшенный на

const адрес данных поступает в буферный регистр 3, а значение счетчика 1 байтов тоже уменьшается на величину const, 55

При передаче данных из буфера в

ОП равенство (1) имеет вид

СЧАБ+ (СЧБ-сопзй) РБУФ-const (6) Равенство не нарушается при вычитании константы из левой и правой его частей.

При равенстве возникает сигнал ошибки с выхода блока 5 сравнения, Рассмотрим равенстьа для "Считывания прямого", В этом случае сумматор-вычитатель 4 выполняет вычитание из содержимого счетчика 2 адреса содержимого счетчика 1 байтов, и должно соблюдаться равенство:

СЧАБ — СЧБ = РБУФ, (7) После начальной загрузки информации равенство (7) имеет вид: (8) СЧАБ — 0 = РБУФ, вид: (СЧАБ + 1) — (СЧБ + I) = РБУФ (9) .Равенство не нарушается при прибавлении к уменьшаемому и вычитаемому одной и той же величины., Когда,цанные передаются из буфера в ОП, адрес данных и счет данных моцифицируются на величину константы модификации, Увеличенный íà const адрес данных поступает в регистр 3 адреса данных, а значение счетчика

1. байтов уменьшается на. const. Теперь равенство (7) имеет вид:

СЧАБ — (СЧБ-const) =PBY4+const (10) или что то же:

СЧАБ — СЧБ + const =РБУФ + const.

Равенство не нарушается при прибавлекии константы к левой и правой его частям, Если равенство после модификации счетчиков не выполняется, их блок 5 сравнения вырабатывает сигнал ошибки, Формула изобретения

Устройство для контроля канала передачи данных, содержащее буферный

При приеме данных от ВУ в буфер данных соцержимое счетчика 12 (фиг.2) увеличивается на единицу (по сигналу 23 есть сигнал на выходе С, на входах S 1 и S 2 комбинация 01), а содержимое счетчика адреса байта буфера 26 (фиг,3) тоя<е увеличивается на единицу (на входах S 1 и $ 2 комбинация 01, так как отсутствует сигнал 25), Равенство (7) имеет следующий

1243009 регистр и сумматор-вычитатель, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, оно содержит счетчик байтов, счетчик адреса и блок сравнения, при-! чем информационные входы счетчика байтов подключены к шине задания числа передаваемых байтов контролируемым каналом, информационные входы 10 буферного регистра и счетчика, адреса подключены к шине задания адреса передаваемого байта контролируемого канала, вход синхронизации устройства соединен с синхровходом буфер- 15 ного регистра, счетчика адреса и счетчика байтов, шина задания режима работы устройства подключена к входам задания режимов работы сумматоравычитателя, счетчика байтов и счетчика адреса, группа разрядных выходов счетчика байтов соединена с первой группой информационных входов сумматора-вычитателя, вторая группа информационных входов которого соединена .с группой разрядных выходов счетчика адреса, группа выходов сумматора-вычитателя соединена с первой группой ин формационных входов блока сравнения, вторая группа информационных входов которогв соединена с группой выходов буферного регистра, выход

" Не равно " блока сравнения является выходом ошибки устройства °

1243009

Начальна л7гЛье с Р/7

7 дяя7

М 6 .Г

ВыЮаУ

Составитель А. Сиротская

Техред М.Ходанич Корректор И, Муска

Редактор С, Лыжова

Эаказ 3710/51

Тираж 515 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж"35, Раушская наб., д,4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул ° Проектная, 4