Многоканальный преобразователь частоты в код

Многоканальный преобразователь частоты в код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, а именно к устройствам преобразсэвания и кодирования информации, и может найти применение в системах автоматического контроля сложных объектов с вычислительными комплексами при кодировании случайных сигналов. Устройство обладает повьшенным быстродействием за счет устранения зависимости времени преобразования от частоты входного сигнала. Многоканальный преобразователь частоты в код содержит генератор 1 эталонной частоты, блок 2 счетчиков, управлякхций регистр 3, элемент ИЛИ 4, счетчик 5 адреса, элемент И 6, измерительный счетчик 7 импульсов, блок 8 памяти и N каналов 9. Каждый канал 9 содержит элемент ЗАПРЕТ 10, счетчик 11 импульсов , регистр 12, триггер 13, генератор 14 одиночного импульса и делитель 15 частоты. Первые входы эле-. ментов ЗАПРЕТ 10 являются информас (О (Л N9 ( 00 о ;о СП

СОЮЗ СОВЕТСКИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 H 03 М 1/60

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

; .i :!

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ, ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3804522/24-24 (22) 22.10.84 (46) 07.07,86. Бюл. Ф 25 (72) С.Л.Козаев и В.Г.Байтеряков (53) 681.325 (088.8) (56) Авторское свидетельство СССР

N- 936422, кл. Н 03 К 13/20, 1980, Авторское свидетельство СССР

Ф 859944, кл. Н 03 К 13/20, 1977. (54) МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КОД (57) Изобретение относится к вычислительной технике, а именно к уст-. ройствам преобразования и кодирования информации, и может найти применение в системах автоматического контроля сложных объектов с вычисли„„80„„1243095 Д1 тельными комплексами при кодировании случайных сигналов. Устройство обладает повышенным быстродействием за счет устранения зависимости вре- ф мени преобразования от частоты вход. ° ного сигнала. Многоканальный преобразователь частоты в код содержит генератор 1 эталонной частоты, блок 2 счетчиков, управляющий регистр 3, элемент KIN 4, счетчик 5 адреса, элемент И 6, измерительный счетчик

7 импульсов, блок 8 памяти и N каналов 9. Каждый канал 9 содержит элемент ЗАПРЕТ 10, счетчик 11 импульсов, регистр 12, триггер 13, генератор 14 одиночного импульса и делитель 15 частоты. Первые входы элемеитсв ЗАПРЕТ !О являются иифсрма- в/а

/У полнительным выходом 18 устройства, а выходы регистров 3 являются вторыми дсполнительными выходами 19 устройства. 1 ил.

1243095 ционными входами 16 устройства, вход1 управляющего регистра 3 является уп-) равляющим входом 17 устройства, Выход элемента И 6 является первым доИзобретение относится к вычислительной технике, а именно к устройствам преобразования и кодирования информации и может найти применение в системах автоматического контроля сложных объектов с цифровыми вычислительными машинами при кодировании случайных сигналов.

Цель изобретения — повьш ение быст родеиствия.

На чертеже представлена блок-схема многоканального преобразователя частоты в код.

Устройство состоит из генератора

1 эталонной частоты, блока 2 счетчиков, управляющего регистра 3, элемента ИЛИ 4, счетчика 5 адреса, элемента И 6 измерительного счетчика 7 импульсов, блока 8 памяти и М каналов 9, каждый из которых содержит элемент ЗАПРЕТ 10, счетчик 11 импульсов, регистр 12, триггер 13, генератор 14.одиночного импульса,, датчиков 15 частоты. Первые входы элементов ЗАПРЕТ 10 являются информационными входами 16 устройства, вход управляющего регистра 3 является управляющим входом 17 устройства, выход элемента H 6 является первым дополнительным выходом 18 устройства, выходы регистров 3 являются зторыми дополнительными выходами 19 устройства.

Устройство работает следующим образом.

Перед началом измерения в зависимости от требуемой точности преобразования с помощью регистра 3 задают коэффициент пересчета блока 2 счетчиков импульсов с переменным коэффициентом пересчета и запускают устройство, обнуляя измерительный счетчик 7 импульсов и счетчики 11 им пульсов, сбрасывая триггеры 13 и делитель 15 всех N каналов 9 импульсом с выхода регистра 3. Уровень

IO

1%;

2О

35 о

"Лог.G" на выходе элемента И 6 под.— церживает в сброшенном состоянии блок 2 счетчиков импульсов. При этом измерительный счетчик 7 импульсов начинает отсчитывать импульсы генератора I. Триггер 13 фиксирует момент появления первого импульса на выходе элемента ЗАПРЕТ 10 и устанавливается в единичное состояние, разрешая прохождение импульсов, сдвинутых по фазе относительно импульсов счета, через генератор 14 одиночных импульсов на соответствующий первый вход блока 8 памяти (каждому входу каналов 9 соответствует один разряд блока 8 памяти), а через элемент

ИЛИ 4 — на вход ЗАПИСЬ блока 8 памяти через счетчик 5 адреса. Кроме записи разряда соответствующего канала 9 и импульсов с генератора 14 в блок 8 памяти записывается код измерительного счетчика 7 импульсов по трет.зим входам блока 8 памяти.

После того, как во всех N каналах

9 зафиксируется хотя бы один импульс, уровень "Лог.1" на выходе элемента

И 6 разрешит счет блоку 2 счетчиков с переменным коэффициентом пересчета. После достижения числа импульсов, подсчитанных блоком 2 счетчиков, равного коэффициенту пересчета, на выхоце блока 2 счетчиков вырабатывается импульс срабатывания триггера 13.

После поступления следующего (после сброса триггерам 13) импульса в счетчик 11 импульса триггер 13 вновь устанавливается в единичное состояние и соответствующий этому моменту времени коц измерительного счетчика 7 импульсов записывается в блок 8 памяти.

Таким образом, триггер 13 за время измерения второй раз переводится из нулевого в единичное состояние.

В результате э" îãî на выходе делите- ля 15 вырабатывается логический уро243095

1 вень, запрещающий прохождение импульсов через элемент ЗАПРЕТ 10 соответствующего канала 9. Момент окончания счета на счетчиках 11 импульсов вовсех каналах 9 формируется 5 сигналом окончанияизмерения-второй переход изнулевого в единичное состо яние элементаИ бс началаизмерения.

В режиме считывания информации из блока 8 памяти по кодам признаков каналов 9 определяются коды измерительного счетчика 7 соответствующего канала 9 на момент прихода первого и последнего импульсов счета.

Вычисление измеренных значений 15 частоты производится по формуле где f1

Г .п„

Р -Р а результат измерения в 1 канале; эталонная частота; количество импульсов в счет чике 11 импульсов к концу измерения;

Р— код измерительного счетчи о ка 7 в момент начала отсчета в 1 канале;

Р— код измерительного счетчика

1 (7 в конце отсчета в канале.

На. входы управляющего регистра 3. являющиеся управляющим входом 17 устройства, поступают управляющие сигналы. Один из выходов управляющего регистра 3 предназначен для об нуления счетчиков 7 и 11 импульсов и делителей 15, а другой — для параллельной записи информации в блок

2 счетчиков импульсов.

Через регистры 12 информация со счетчиков 11 импульсов выводится из устройства, причем выходная информация к концу измерения содержится и в блоке 8 памяти.

С выхода элемента И 6 сигнал поступает кроме блока 2 счетчиков импульсов на первый дополнительный выход 18 для обеспечения ее работы в режиме разделения времени.

Импульсы на выходе генератора 1 сдвинуты по фазе относительно импульсов счета для обеспечения окончания процесса переключения в счетчике 7.

Формула изобретения

Многоканальный преобразователь частоты в код, содержащий генератор эталонной частоты, элемент ИЛИ, счетчик адреса, элемент И, измерительный счетчик импульсов, блок памяти и N каналов, каждый из которых содержит элемент ЗАПРЕТ, счетчик импульсов, триггер и генератор одиночного импульса, первый вход которого соединен с выходом триггера, 6 -вход которого объединен с счетным входом счетчика импульсов и соединен с выходом элемента ЗАПРЕТ, сбросовый вход счетчика импульсов и первый 1 -вход триггера каждого канала объединены со сбросовым входом измерительного счетчика импульсов, второй вход генератора одиночного импульса каждого канала соединен с первым выходом генератора эталонной частоты, первые входы элементов ЗАПРЕТ каждого кана20 ла являются информационными входами устройства, выход генератора одиночного импульса каждого канала соединен с соответствующим входом элемента ИЛИ и с соответствующим первым входом блока памяти, вторые входы которого соединены с соответствующими выходами счетчика адреса, вход которого объединен с входом записи блока памяти и соединен с выходом

Зб элемента ИЛИ, третьи входы блока памяти соединены с соответствующими вы.— ходами измерительного счетчика импульсов, счетный вход которого соединен с вторым выходом генератора эталонной частоты, о т л и ч а ю— шийся тем, что,с целью повышения быстродействия, в него введены блок счетчиков импульсов и управляющий регистр, а в каждый канал — делитель

4п частоты и регистр, входы которого соединены с соответствующими выходами счетчика импульсов, первый вход делителя частоты соединен с выходом три гера, второй вход объединен с

45 первым -входом триггера, а выход соединен с вторым .входом элемента

ЗАПРЕТ, вторые К -входы триггеров каждого канала объединены и соединены с выходом блока счетчиков импульсов, 50 счетный, вход которого соединен с вторым выходом генератора эталонной частоты, установочный вход блока счетчиков импульсов соединен с первым выходом управляющего регистра, 55 второй выход которого соединен с сбросовым входом измерительного счетчика импульсов, выход триггера каждого канала соединен с соответст1243095

Составитель Б.Ходов

Техред О.Сопко Корректор С.Шекмар

Редактор И.Дербак

Заказ 3716/55

Тираж 816, Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, NocKBa, Ж-35, Раушская наб., д.4/5,Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 вующим входом элемента И, выход которого объединен со сбросовым входом блока счетчиков импульсов и является первым дополнительным выходом устройства, выходы регистров каждого канала являются вторыми дополнительными выходами устройства, вход управляющего регистра является управляющим входом устройства.