Вычислительное устройство в модулярной системе счисления

Вычислительное устройство в модулярной системе счисления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к .вычислительной технике и может быть использовано в быстродействующих арифметических устройствах, работающих в модулярном коде, для выполнения операции умножения дробей. Цель изобретения - расширение функциональных возможностей за счет вьшолнения умножения . Поставленная цель достигается за счет реализации конвейерного режима обработки операндов и промежуточного результата. 1 ил. ьо 4: 4; Од о: ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„3 244665

А1

Gg4 G 06 Р?/72

13., 13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ЦЦЦЦ(ГЕ -„

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. (21) 3796073/24-24 (22) 02. 10.84 (46) 15.07.86 Бюл. N- 26 (71) Научно-исследовательский институт прикладных физических проблем им.А.Н.Севченко (72) А.А.Коляда и М.О.Селянинов (53) 681.3 (088.8) (56) Авторское свидетельство СССР

9 962942> кл. G 06 F 7/72, 1979. .Авторское свидетельство СССР

11 1190381, кл. G 06 F 7/72, 1984. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО В

МОДУЛЯРНОЙ СИСТЕМЕ СЧИСЛЕНИЯ (57) Изобретение относится к .вычислительной технике и может быть использовано в быстродействующих арифметических устройствах, работающих в модулярном коде, для выполнения операции умножения дробей. Цель изобретения — расширение функциональных возможностей за счет выполнения умножения. Поставленная цель достигается за счет реализации конвейерного режима обработки операндов и проме" ,жуточного результата. 1 ил.

Вход Реализуемая Такт, на котором подается сигнал функция

Т,+3 Т, +Т - ». +3

Т +Т +3, T +T +6

3 Прием кода

4 Выдача кода

5 Прием кода

6 Вьдача кода

7 Прием кода

1) 2 .ij++T q + >

Т,, Т (+2

Т +„, Т +Т,, +3, 2Т(+2Тк- Р +7

Т +Тк +2 Т + - +3 2Т +2T +7

8 Вьдача кода

9 Выдача кода

TII z " T5+Tê-г+-1 2TF+Тк р+

10 Прием кода

11 Вьдача кода

Tp+Тк e + 1 +1 +4 T +Tk. *

2Т +2Т +7

12 Вьдача кода

Т,+2, т -3 з

Т +Т - +3 Т +Тк- +4, Т +Тк-1 +6

13 Выдача кода

Т +Тк р +3, Т +Тк +4, Т +Т +6

2T<+2T,, +8

Аналогично входу 14

Tp+3, T)+4, Т +Т „+5, 2Т +2Т (+8.14 Прием кода

15 Выдача кода

16 Вьдача кода

17 Прием кода

T gpss, Т +Тк (+3, 2Т +2Т +7, 2Т +

+2Т„ +8

T)+3 Т +Тк +5 2Т +2Тк +7,2Т +

+2Т„,, +8

18 Вьдача кода

I 1

Изобретение относится к вычислительной технике и предназначено для использования в быстродействующих арифметических устройствах, работающих в модулярном коде, для выполнения операции умножения дробей. .Целью изобретения является расширение функциональных возможностей за счет выполнения умножения.

На чертеже представлена схема вычислительного устройства в модулярной системе счисления.

Вычислительное устройство в модулярной системе счисления содержит входы 1.1,...,1.К первого операнда и 2.1. ..2. К второго операнда устройства, тактовые входы 3-18 устройства, группы регистров 19.1,...,19.

К и 20.1,. ° .,20. К соответственно второго и первого,.операндов; формирователь 21 поправки Амербаева, блоки 22.1, ..., 22 К суммирования вы44665 2 четов второй группы, группу блоков

23. 1+1„..., 23. К деления на 1-й модуль, блоки 24. 1,...24 1 суммирования вычетов первой группы, счетчики 25.

1+1, ..., 25. К группы, сумматоры

26,1,...,26. 1 группы; блок 27 сум-, мирования вычетов интервального индекса; группу вспомогательных регистров 28. 1,...,28. К; умножители

29.1+1, ...29 К на константу группы; умножители 30,1,...,30. К группы; вспомогательные регистры 31,1.. °,31. ,К; сумматоры 32, 1,...,32. К группы;

1 выходные регистры 33.1,...33.К группы; выходы 34 ° 1,...,34 K устройства, вычитатели 35. 1+1, ...35.К группы, схему 36 сравнения с константой, .вычитатель 37, умножитель 38 на константу.

Перечень сигналов, подаваемых на тактовые входы, представлен в таблице тов.

Блоки 23 деления выполняют деление ч5 ††(N (A) (B) Ne (A) /Вlме+

+ е1 е

Ие (В) /Аlм

М

3 1

Формирователь 21 поправки Амербае ва является известным устройством, осуществляющим формирование по входному остаточному коду числа поправки Амербаева для его интегральных характеристик модулярного кода, принимающего два значения: "0" или "1".

В предлагаемом устройстве используется формирователь поправки Амербаева, как и в известном устройстве, Блоки суммирования вычетов служат для вычисления за Т . тактов модульных линейных комбинаций из V вычена m< по соответствующему модулю.

Блок 23 деления и соответствующий вычитатель 35 могут быть реализованы в виде одного постоянного запоминающего устройства. Схема 36 сравнения выполняет сравнение с константой (m„-K+1-2). Умножитель 38 выполняет умножение на константу С

Nl.-(М ( гДе М „=,Пm>, МЕ= Пmj; m„, ч 1=ч

m>, ...,т — система попарно взаимно простых модулей, причем тп 1-2;

mÄ) 2p+K-1+4; р — фиксированное натуральное число.

Вычитатель 37 при единичном сигнале с выхода схемы 36 сравнения с константой вычитает из значения с выхода блока 27 константу m Схема

36 сравнения с константой, умножитель 38 на константу, вычитатель 37 и сумматоры 26 могут быть реализованы в виде группы постоянных запоминающих устройств.

Вычислительное устройство в моду1 лярной системе счисления осуществляА В ет умножение дробей — — и — — в соМ2 М2 ответствии с формулой

A . В где ИЕ (A) = --; N (B)

М„ М1 интервальные номера соответственно чисел А и В относительно системы модулей.

Основной вспомагательной операцией при умножении дробей является

244665 4 округление чисел. При том вычпcëåeve интервального номера М,,(х) произвольного числа х производится по формуле

Ке(х) = Те(х) + Ве(х), где ГЕ (х) — ядерный интервальный индекс числа, а НЕ(х) поправка Амербаева, соответствующая числу.

Вычислительное устройство в модулярной системе счисления работает следующим образом.

Модулярные коды (Ф-„, Х2,... g) и („,,,..., f ) чисел А и В по сигналам, поступающим с тактовых входов

5 и 3 устройства, через входы

1.1,...3,1.К и 2.1,...,2.К записываются соответственно во входные регистры 20,1,...,20.К и 19 1,...19.К, после чего начинается первый такт операции, На первом такте по сигналу, поступающему с входа 6 устройства, цифра б.„ с выхода соответствующего регистра 20 передается в регистр 31 по сигналу приема кода, поступающему с входа 14. Одновременно с этим входные величины,..., ь подаются на ч> э входы формирователя 21 поправки

Амербаева, а к,..., е., и с постуч ) пают на входы блока 22j суммирования

30 вычетов.

В ходе очередных Т тактов в блое ке суммирования вычетов 221 определяется вычет ;, представляющий собай цифру модулярного кода интерваль. ного индекса 1 ч (Л) числа.

На (Т +1) -м такте вычет фр с выхода блока 22.1 поступает на входы вычитаемого вычитателей 35. +1 — 35 ° K на входы уменьшаемых которых с соот40 ветствующих блоков 22 подаются величины „ . Результаты поступают на соответствующие блоки 231, где делятся на 1-й модуль. Сформированная циф,ра „ модулярного кода числа .1 (A)

45 по сигналу приема кода с входа 7 пе редается в счетчик 25.j через информационный его вход. Одновременно с этим формирователь 21 поправки Амербаева по истечении (T +1)-го такта

50 е определяет поправку 8< (А), которая с выхода формирователя 21 подается на счетные входы счетчиков 25.1+

+1, ..., 25.К. В результате чего в них в соответствии сформируется модулярный код интервального номера N (А).

По сигналу выдачи кода, поступающему л с входа 8, цифра, с выхода соответствующего счетчика 25 подается

12446

5 на j-e входы блоков суммирования вычетов 24.i и 27, которые в течение очередных Т„ тактов получают соответственно величины q и q„.

Кроме того на (Т +2)-и такте циф-

5 ра 6. по сигналу йриема кода, пос(+ ) тупающему с входа 10, записывается в регистр 28.j и подается на вход модульного умножителя на константу

29.j, определяющего вычет he+>". = — /- К M /m ° который по сигналу

Е.1 е приема кода, поступающему с входа

17, поступает в регистр ЗЗ.j, Таким образом, по окончании (Т +2) — го такта в регистрах 33 ° i будет находится модулярныи код (0,...0, Ь,, ...,Ь„)

На (Т +3)-м такте по сигналу выдачи кода, поступающему с входа 18, с выхода регистра 33.i вычет h< поступает на первый вход сумматора 32.х, на второй вход которого поступает цифра 1 с выхода регистра 31,i по

1 сигналу выдачи кода, поступающему с входа 15. На выходе сумматора 32i

ПОЯВлЯетсЯ 1-.Я цифра Ф. == /<„+h1 /m числа, которая по сигналу приема кода, поступающему с входа 3, записы вается в регистр 19.i.

На (Т +Т„ +2)-ом такте схема 36 сравнения с константой анализирует значение q E H q„ a i,me H H рак вен константе, то на вычитателе 38 из q вычитается m . Полученное к значение умножается на константу умножителя 38 и складывается на соЗ5 ответствующем сумматоре 26i c q .

Цифра К; числа Ng(A) с выхода сумматора 26. по сигналу выдачи кода, поступающему с входа 9, передается в регистр 28i.

Благодаря конвейерной структуре формирователя 21 поправки Амербаева и блоков суммирования вычетов, используемых в устройстве, вышеописанные действия повторяются над числом

В, наЧиная со второго такта операции. При этом в отличие от вышеизл ложенного содержимое ; счетчика

25.), получаемое на (Т +2)-м такте, в регистр 28.j не передается,,а сох50 раняется в счетчике; а модулярный код числа /В/м, формируемый модульными сумматорами 32,1,...,32К на (Т +4)-м такте по сигналу выдачи кода с выхода 16 передается в регистры

31,1,...,31,K Модулярный код (р,, л 55 ,..., 15 ) числа N (B) в регистрах

° ° к

2 . появляется на (Т +Т„< +3)-м такте. С этой целью на данном такте

65 6 содержимое счеч чиков 25. 1 пересылается в.регистры 28.j.

Предварительно на этом же такте содержимое регистров 19.1,,...,19 К передается в регистры 31.1,...31.К, а содержимое регистров 28.,1,...28.К пересыпается в регистры 19.1,..., 19.K и поступает на вторые входы модульных умножителей 30,1,...,30.К, на первые входы которых по сигналу выдачи кода, поступающему с входа 15, подается содержимое (P„ P,..., р„) ре. гистров 31.1,...31.К. Величина л

/W1 I . /,„., полученная модульным умМ1 ножителем ЗО.i, по сигналу выдачи кода, поступающему с входа 13, передается в регистр ЗЗх.

На следующем такте модульные умножнтели 30.1,...,30 К получают модулярный код числа Ng(В/,/А/м, который с выходов умножителей передается в регистры 31.1,,;, 31.К.

На следующем такте операции сумматоры 32.1,...,32 К, складывая по мо-. дулям системы счисления содержимое регистров 31.1,...,31.К и 33.1, ...,ЗЗ.К, поступающее соответственно на вторые и первые входы сумматоров, находят модульный код числа

С = Ne(В)/А/ g+Ne (А)/В hid; который с выходов сумматоров передается во .. входные регистры 20,1,...,20,K.

В ходе очередных Т +Т < +2 так— тов выполняется операция округления над числом С так, как это было описано выше.

Параллельно с этим на (Т +Тк g +

+6)-м такте содержимое (к-1, ° .., ) регистров 19, 1,..., 19.Ê пересылается в регистры 31,1,...,,31.К, а на следующем такте ум ножи т ел я 30 . 1 .. °, 30 . К, умножая по модулям системы счисления содержимое регистров 31.1, ...,31.К и (P,,..., P ) ре:.-истров

28.1, ° ..,28.К, находят модулярный код произведения N<(А) К (В), который с выходов умножителей передается в регистры 31.1,...,31,К.

В соответствии с вышеуказанным по истечении (2Т +2Т„ < +7)-го такта в регистрах 33.1,...,33.К получают модулярный код числа Ne(C). На заключительном (2Т +2T )+8)-м такте операции содержимое регистров

33.1, ° ..,ЗЗ.К поступает на первые входы сумматоров 32.1,...,32.К, на вторые входы которых из регистров

ЗI 1,...,31.К подается код числа.

В результате на выходах сумматоров

t5

30

40

55

7 12446

32. 1,...,32.К формируется модульный код числителя искомой дроби, который с выходов сумматоров передается в выходные регистры 33.1,...33.К. Полученный модулярный код снимается с выходов 34.1,...,34.К устройства и на этом операции умножения дробей завершаются.

Формула изобретения

Вычислительное устройство в модулярной системе счисления, содержит группу регистров первого операнда, две группы блоков суммирования вычетов,блок суммирования вычетов интервального индекса, первую группу вспомогательных регистров, группу блоков деления на 1-й модуль (1c1(k, k— число модулей), первую группу сумматоров, группу вычитателей, схему сравнения с константой, вычитатель, умножитель на константу, группу выходных регистров, причем входы первого операнда устройства соединены с первыми информационными входами соответствующих регистров первого операнда группы, выходы блоков суммирования вычетов первой группы соединены с входами первого слагаемого соответствующих сумматоров первой группы, входы второго слагаемого которых соединены с выходом умножителя на константу, вход которого соединен с выходом вычитателя, входы уменьшаемого и вычитаемого которого соединены соответственно с выходами блока суммирования вычетов интервального индекса и схемы сравнения с константой, вход схемы сравнения с константой соединен с выходом блока суммирования вычетов интервального индекса, выходы регистров первого операнда с первого по (1-1)-й группы соединены с соответствующими входами блоков суммирования вычетов второй группы, 1-2 входы которых соединены соответственно с выходами регистров первого операнда с 1-ro no k-й группы, выходы блоков суммирования вычетов вто рой группы, кроме младшего, соединены с входами уменьшаемого соответствующих вычитателей группы, входы вычитаемого которых соединены с выходом младшего блока суммирования вы четов группы, выходы вычитателей группы соединены с входами соответствующих блоков деления на 1-й мо65 8 дуль группы, выходы выходных регистров группы являются выходом устройства, входы приема и выдачи информации . регистров первого операнда группы соединены соответственно с первым и вторым тактовыми входами устройства, входы приема и выдачи информации вспомогательных регистров группы соединены соответственно с третьим и четвертым тактовыми входами устройства, входы приема и выдачи информации выходных регистров группы соединены соответственно с пятым и шестым тактовыми входами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения умножениф, оНо содержит группу регистров второго операнда, формирователь поправки Амербаева, группу счетчиков, группу умножителей на константу, группу умножителей, вторую группу вспомогательных регистров вторую группу сумматоров, причем входы второго операнда устройства соединены с первыми информационными входами соответствующих регистров второго операнда группы, выходы которых соединены с вторыми информационными входами соответствующих регистров первого операнда группы, выходы регистров первого операнда с первого по 1-й соединены с соответствующими входами формирователя поправки Амербаева, выход которого соединен со счетными входами счетчиков группы, информационные входы которых соединены с выходами соответствующих блоков деления на 1-й модуль, выходы счетчиков группы подключены к соответствуницим входам блоков суммирования вычетов первой группы, к соответствующим входам блока суммирования вычетов интерваль ного индекса, выходы сумматоров первой группы и счетчиков группы соединены соответственно с информационными входами вспомогательных регистров первой группы, выходы счетчиков группы соединены с информационными входами умножителей на константу группы, выходы вспомогательных регистров первой группы соединены с вторыми информационными входами соответствующих регистров второго операнда группы и с первыми информационными входами соответствующих умножителей группы, вторые информационные входы которых соединены с вы124«665

10 ходами соответствующих вспомогательных регистров второй группы и с входами первого слагаемого соответствующих сумматоров второй группы, входы второго слагаемого которых соединены с выходами соответствующих выходных регистров группы, выходы умножителей группы соединены с первыми информационными входами соответствующих выходных регистров группы и вспомогательных регистров

1 второй группы, вторые, третьи и четвертые информационные входы вспомо гательных регистров второй группы соединены соответственно с выходами регистров первого операнда группы,регистров второго операнда группы,и сумматоров второй группы, второй и третий информационные входы выходных регистров группы соединены соответственно с выхо- 20 дами сумматоров второй группы и вспомогательных регистров первой группы,чет .. вертые информационные входы выходных регистров с первого по 1-й группы соединены с выходами соответствующих 2. > сумматоров первой группы, четвертые и пятые информационные входы выходньгх регистров с (1+1)-ro no k-й группы соединены соответственно с выходами счетчиков группы и умножителей на константу группы, третьи информа-. пионные входы регистров первого операнца группы и регистров второго операнда группысоединены с выходами соответствующих сумматоров второй группы, входы приема и выдачи информации регистров второго операнда группы, входы приема и выдачи информации счетчиков группы, входы выдачи информации сумматоров первой группы, входы выдачи информации умножителей на константу группы, входы выдачи информации умножителей группы, входы приема н выдачи информации вспомогательных регистров второй группы и входы выдачи информации сумматоров второй группы сое,динены соответственно с тактовыми входами с седьмого по шестнадцатый устройства.

1244665

Составитель А.Клюев

Техред М.Ходанич Корректор С.Черни

Редактор Л.Повхан

Тираж 671, Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 3919/52

Производственно-полиграфическое предприятие, г.ужгород, ул,Проектная,4