Преобразователь временных интервалов в цифровой код

Преобразователь временных интервалов в цифровой код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, а именно к цифровым преобразователям временных интервалов в код, и может быть использовано в аналогово-цифровых системах преобразования сигнала. Устройство позволяет достигнуть высокого быстродействия преобразования за счет параллельной обработки информации, а также повысить надежность за счет устранения логических гонок комбинационного сумматора.. Преобразователь временных интервалов в цифровой код содержит цифровой генератор разрядных частот, четыре регистра, комбинационный сумматор , два элемента задержки, цифровой компаратор. Входы синхронизации регистров являются входом 10 устройства о Вход цифрового генератора I разрядных частот является первым входом 1I управления устройства. Вход управления цифрового коммутатора 9 является вторым входом 12 управления устройства, а выход - выходом 13 устройства. 1 ил. с % (/) л. /3 1чЭ Ф 4ik СО сд

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 Н 03 М 1/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTOPCHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ),3821609/24-24 (22) 03.12.84 (46) 15.07.86. Бюл. Ф 26 .(72) С. Б. Демин (53) 681.325.3(088.8) (56) Рехин Е. Н. Измерение интервалов времени в экспериментальной физике. — М.: Атомиздат, 1967, с. 216.

Авторское свидетельство СССР

11 913325, кл . G 04 Р 10/04, 1 980 . (54) ПРЕОБРАЗОВАТЕЛЬ ВРЕМЕННЫХ-ИНТЕРВАЛОВ В ЦИФРОВОЙ КОД (57) Изобретение относится к вычислительной технике, а именно к цифровым преобразователям временных интервалов в код, и может быть использовано в аналогово-цифровых системах преобразования сигнала. Устройство позволяет достигнуть высокого быстродействия преобразования за счет параллельной обработки информации, а также повысить надежность за счет устранения логических "гонок" комбинационного сумматора. Преобразователь временных интервалов в цифровой код содержит цифровой генератор разрядных частот, четыре регистра, комбинационный сумматор, два элемента задержки, цифровой компаратор. Входы синхронизации регистров являются входом 10 устройства. Вход цифрового генератора 1 разрядных частот является первым входом 11 управления устройства. Вход управления цифрового коммутатора 9

С2 является вторым входом 12 управления устройства, а выход — выходом

l3 устройства. 1 ил.

С:

)244795

/2) Изобретение относится к вычислительной технике, а именно к устройствам для преобразования временньгх ,интервалов в цифровой код и может быть использовано в цифровых системах преобразования данных, Цель изобретения — повышение быстродействия H надежности устройстна.

На чертеже представлена структурная схема устройства.

Преобразователь временных интервалов в цифровой код содержит цифровой генератор 1 разрядных частот, первый 2 и второй 3 регистры, комбинационный. сумматор 4, первый 5 и нторой 6 элементы задержки, третий 7 и четвертый 8 регистры, цифровой коммутатор 9, входы синхронизации перного 2 и второго 3 регистров являются входом 10 устройства, вход цифрового генератора 1 разрядных частот является первым входом 11 управления устройства, вход управления цифрового коммутатора 9 является вторым входом

)2 управления устройства, а выход выходом 13 устройства, Устройство работает следующим образом.

Б первоначальный момент времени устройство устанавливается в исходное состояние. Работа устройства начинается при подаче управляющего цифрового сигнала на вход ll управления. По этому сигналу запускается .цифровой генератор 1 разрядных частот, который на своем и-разрядном выходе осуществляет формирование цифровых сигналов разрядньгх частот соответствующих длительностей Т вЂ” Т Т = 2 о и

i T, n = 1р,2,..., где и — разрядность устройства.

Формируемый двоичный код N;, где — число тактов преобразования, разрядной сетки частот цифрового генератора 1 разрядньгх частот поступает на информационные и-разрядные входы регистров 2 и 3. Запись текущего двоичного кода N, на зти регистры 2 и 3 . осуществляется по положительному(О, "!") и отрицательному (1!", 0") логическим перепадам (фронтам) измеряемого нременного интервалов Т и Т х поступающего на вход 10 устройства в цепи синхронизации регистров 2 и 3.

Одновременно производится запись текущего результата преобразования, полученнзго в сумматоре 4 устройства, на регистры 7 и 8.

C приходом положительного логического перепада (фронта) измеряемого

Фвременного интервала Т„, поступающего в цепи синхронизации регистров 2 и 3 и через элементы 5 и 6 задержки н регистры 7 и 8 устройства через вход 10 устройстна, осуществляется

10 запись текущего двоичного кода N, формируемого цифровым генератором разрядных частот, в регистр 1, который будет хранить значение этого кода до прихода следующего пачожитель15 ного логического перепада измеряемого временного ин ервала Т . В ).егистр

8 в зтст момент времени также записывается двоичная информация преобразования предшествующего такта преобра20 зонания, выполненного в сумматоре устройства где )) — цифровой код преобра1 зования на выходной разрядной шине сумматора 4 устройства;

ЗО .,а,ь

1), N,, 11,. — цифроной код преобразования, записанный на регистры 8, 2 и 3.

С прихоцом отрицательного логического перепада {фронта) измеряемого нременного интервала Т„ в регистр 3

+ записывается текущий двоичный код Н„, формируемый цифровым генератором 1 разрядных частот, А в регистр 7 записываетгя двоичная информация преоб40 разования предшествующего такта преобразования, выполненного в сумматоре 4 устройства

45 ., = N . 1 + N3 см 1 1-1

Записанный итоговый цифровой код

Е; преобразования н регистры 7 и 8 селектинно передается на вход 13 устройства через цепи цифрового коммутатора 9 устройства. В зависимости от выставленного (заданного) режима по входу )2 им осуществляется передача на. выхоц 13 устройства цифрового кода положительного Т, или отрицательного Т„ измеряемого временного интервалов. Управление режимом работы циф1244795 рового коммутатора 9 устройства осуществляется подачей на его управляющий вход цифрового сигнала высокого

Составитель Б. Ходо

Редактор N. Товтин Техред Н.Бонкало Корректор О. Луговая

Заказ 3927/58

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 или низкого уровня, поступающего через вход 12 управления. Например, при подаче управляющего цифрового сигнала высокого уровня осуществляется подключение разрядного выхода реГистра 7 к Выходу 13 устройства, В котором хранится двоичная информация 10 итогового преобразования положительФ ного временного интервала Т„ . А при подаче управляющего цифрового сигнала низкого уровня на управляющий вход цифрового коммутатора 9 устройства 15 осуществляется подключение выходной шины регистра 8 к выходу 13 устройства. В .этом регистре 8 хранится двоичная информация итогового преобразования отрицательного временного интер- 20 вала Т„.

При поступлении следующих логических перепадов измеряемого временного интервалов T и Т„ процесс преобразования повторяется без изменения в соответствии с (1) и (2), Наличие элементов 5 и 6 задержки .в устройстве позволяет за один такт преобразования осуществлять формирование итогового результата преобразования измеряемого временных интервалов в цифровой двоичный код текущего значения. При этом, величина задержки первого и второго элементов 5 и 6 задержки выбираются равными из усло- 35 л л л ч р — время задержки распространения информационного сигнала через цепи первого 5 и второго 6 элементов задержки устройства; С, — задержка

40 распространения информационных сигналов по цепям сумматора 4 устройства, выполняющего операцию логическоI 0 сложения, формула изобретения

Преобразователь временных интервалов в цифровой код, содержащий первый и второй регистры и цифровой генератор разрядных частот, выходы которого соединены с информационными входами первого регистра, о т л и— ч а ю шийся тем; что, с целью повышения быстродействия и надежности, в него введены комбинационный сумматор, третий и четвертый регистры, первый и второй элементы задержки и цифровой коммутатор, информационные входы второго регистра соединены с выходами цифрового генератора разрядных частот, выходы первого и второго регистров соединены соответственно с первыми и вторыми входами комбинационного сумматора, выходы которого соединены с информационными входами третьего и четвертого регистров, выходы которых соединены соответственно с первыми и вторыми входами цифрового коммутатора, выходы которого являются выходом устройства, входы синхронизации третьего и четвертого регистров соединены соответственно с выходами первого и второго элементов задержки, входы которых объединены и соединены с входами синхронизации первого и второго регистров и являются входом устройства, вход цифрового генератора разрядных частот является первым входом управления устройства, вход управления цифрового коммутатора является вторым входом управления устройства.