Устройство для возведения в квадрат число-импульсного кода

Устройство для возведения в квадрат число-импульсного кода

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники. Цель изобре:тения - повьшение точности вьтолняемой операции, которая достигается за счет введения накапливающего сумматора . Устройство содержит т-разрядный двоичный счетчик, счетчик результата , логический блок, состоящий из К элементов И и элемента ИЛИ, накапливающий сумматор с соответствующими связями. Принцип работы устройства основан на суммировании одноразрядньк и (m-n)-разрядных приращений интеграла (результата). Одноразрядные приращения результата поступают на вход переноса накапливающего сумматора с выхода логического блока, а (m-n)- разрядные приращения - на его кодовые входы с выхода (m-n) старщих разрядов т-разрядного счетчика. 2 ил. .с о (Л 4i Од ;& оо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (gy) 4 G 06 F 7/552

ГОСУДАРСТВЕННЫЙ HOMI4TET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ф p, i

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3840730/24-24 (22) 07.01.85 (46) 23.07,.86. Бюл. № 27 (71) Азербайджанский институт нефти и химии им.М. Азизбекова (72) Т.М.Алиев, Т.М.Вердиев и Э.А.Тургиев (53) 681.325(088.8) (56) Данчеев В.П. Цифровое устройство воспроизведения квадратичной временной зависимости. -Автоматика и вычислительная техника. 1970, ¹ 2, с. 77. (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАД;

PAT ЧИСЛО-ИМПУЛЬСНОГО КОДА (57) Изобретение относится к области вычислительной техники. Цель изобретения — повышение точности выполня.SU 1246093 А 1 емой операции, которая достигается эа счет введения накапливающего сумматора. Устройство содержит m-разрядный двоичный счетчик, счетчик результата, логический блок, состоящий из

К элементов И и элемента ИЛИ, накапливающий сумматор с соответствующими связями. Принцип работы устройства основан на суммировании одноразрядных и (m-n)-разрядных приращений интеграла (результата). Одноразрядные приращения результата поступают на вход переноса накапливающего сумматора с выхода логического блока, а (m-и)разрядные приращения — на его кодовые входы с выхода (m-n) старших разрядов Ж ш-разрядного счетчика. 2 ил.

1246093

Устройство содержит m-разрядный счетчик 1 — формирователь двоичных нечетных чисел, логический блок 2, состоящий из набора K элементов И и одного (K + 1)-входового элемента ИЛИ (фиг. 2), накапливающий сумматор 3 и счетчик 4 результата.

В m-разрядном счетчике 1 выделены три, приблизительно равные по количеству разрядов группы. "группа ш-и старших разрядов, группа и-k--1 средних разрядов (числа и и k связаны соотношением n=2k+1) и группа k+1 младших разрядов. Группа,k+1 младших разрядов счетчика 1 совмещает в себе функции программного счетчика цифрочастотного интегратора и младших разрядов счетчика, формирующего значения двоичных символов одынтегральной функции. Это сделано для того, чтобы устройство работало по модифицированному алгоритму, основанному на совмещении в реальном времени, процедур, описываемых выражениями

55

Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано для получения квадратичной зависимости при построении автоматических изме— рительно-вычислительных устройств, например, при линеаризации характеристик частотных датчиков.

Цель изобретения — повышение точности выполняемой операции, которая 10 достигается за счет введения накапли-. вающего сумматора.

Введение в устройство накапливающего сумматора позволяет перейти от суммирования одноразрядных приращений 15 интеграла (квадрата входного числа), как это имеет место в известном устройстве, к суммированию как одноразрядных приращений, так и (m-n)-разрядных приращений интеграла (резуль- .20 тата), что приводит к повышению точности. Одноразрядные приращения интегральной суммы (результата операции) поступают на вход переноса накапливающего сумматора с выхода логического 25 блока, à (m-n) ðàçðÿäíûå приращения ! на его кодовые входы с выхода m-n старших разрядов m-разрядного счетчика.

На фиг. 1 представлена структурная 30 схема предлагаемого устройства; на фиг. 2 — структура логического бло- ка 2.

УЬ) = Я (2i-1) = х ; (1)

1=1

z(t):=5 к C $ 1dx)dy = kt (2) о 0 согласно которым формируются (ш-n)— разрядные и одноразрядные приращения интегральной суммы (реэультата операции), фиксируемой в накапливающем сумматоре и счетчике результата. Устройство, реализующее указанный алгоритм, благодаря введению накапливающего сумматора, лишено отмеченных недостатков.

Устройство работает следующим образом.

Вначале по шине Установка нуля1 осуществляется обнуление счетчика 1, накапливающего сумматора 3 и счетчика 4 результата. Затем число-импульс. ный код х(О х 2™) поступает на вход счетчика 1, причем каждый иэ входных импульсов поступает также на вход управления сложением (вход переменной интегрирования) накапливающего сумматора 3. Нечетные числа, формируемые в счетчике 1, являются дискретными значениями подынтегральной функции, нарастающей по линейному закону (1), старшие разряды которых представляют собой код (m — и)-разрядных приращений интегральной суммы (результата операции), фиксируемой в накапливающем сумматоре 3. На вход переноса сумматора 3 пдступают одноразрядные приращения, фбрмируемые с помощью п младших .разрядов счетчика 1 и логического блока 2, Импульсы, появляющиеся на выходе логиче.ского блока 2 (одноразрядные приращения), выполняют функцию коррекции погрешности результата операции, возникающей из-за отсутствия накапливающего сумматора в области и младших разрядов счетчика 1. Импульсы переполнения накапливающего сумматора подсчитываются счетчиком 4.

Результат операции находится в накапливающем сумматоре 3 и счетчике 4, Для получения требуемого алгоритма обработки кодов старших разрядов нечетных чисел счетчик 1 содержит на один разряд меньше, чем необходимо для представления максимального нечетного числа 2х -1=2 -1 (нечет чу«с ное число 2 -1 состоит иэ m + 1 единиц и требует счетчика, содержащего m + 1 разрядов). Этот разряд

46О93 4

Сумму членов этого ряда можно определить согласно формуле

12 (а, +а„

Вк ,к 2 (2

Ввиду того, что каждый из импуль-!

О сов, составляющих входное число Х„«„ . поступает также и на вход управления сложением накапливающего сумматора 3, то каждое из чисел ряда (4) просуммировано с самим собой х, = 2 раз °

Поэтому общая сумма, зафиксированная в накапливающем сумматоре 3 равна

zrf1- u

2 i, (6) и

20 ч=О

tie хм«кс

2 (2 — 1)2 =(2 " -1) 2

Общий результат операции равен (3) Лри поступлении на вход счетчика 30

1 х„= 2" импульсов на выходе логического блока 2 получают ги -(и+ )

= 2

Поскольку цена единицы младшего разряда накапливающего сумматора при35 нята равной 2, то число S

Оба ° зафиксированное в накапливающем сумматоре 3 и счетчике 4,результата, будет умножено на этот высокий коэффициент

40 хг (2")

x=-- -= — — --=2

3 ги 1 ги 1 что и соответствует квадрату вход1 ного числа х „„, . При этом в резуль45 тате операции оказываются отброшенными и+1 младших недостоверных разрядов.

Введение нового блока накапливающего сумматора уменьшает погрешность операции в 2 " раз . Кроме того, точность операции при имеющемся числе разрядов m счетчика 1 можно изменять(в сторону повышения) выбором числа m-n разрядов накапливаю55 щего сумматора 3, что принципиально ,невозможно реализовать в известном устройстве, где разрядность счетчика определяет точность выполняемой oneисключен в группе и несуммируемых младших разрядов счетчика 1. В итоге счетчик 1 содержит m разрядов. При этом„ чтобы обеспечить однозначное соответствие, определяемое выражением (1) между номерами i-входных импуль— сов и кодами старших разрядов нечетных чисел, двоичным разрядом счетчика 1 присваиваются следующие мас.совые коэффициенты, от 1-го до п-ro—

2" ; j = 1,2, ..., n +1; от и-ro до m-ro — 2; р = и+1, n+2, ..., m.

Веса двоичных разрядов обозначены (фиг. 1) над соответствующими разрядами счетчика 1 накапливающего сумматора 3 и счетчика 4.

Проследим алгоритм работы устройства на примере возведения в квадрат максимального входного числа, размер которого обусловлен количеством разрядов m счетчика 1 и составляет

Число х„„„, может быть представлено следующим образом:

Поскольку за время поступления полного числа х„„, п младших разрядов счетчика 1 проходят х = 2 "полных циклов. то общее число импульсов, полученных на выходе логического блока 2 при возведении в квадрат х

2, составляет

3а это же время в группе ш-и старших разрядов счетчика 1 последовательно сменятся х =2 кодов старг ших разрядов нечетных чисел, т.е. реализован ряд вида г 4

О 1 2 3 ... 2 -1 (4) образующий арифметическую прогрессию и -и с числом членов, равным х = 2

) 1с (О+2 -1) 2

1 -1

1) 2 " " =.. „ . (5) Подставив формулу (5) B Bbtp83KeRHe (6) получают б

S = S+ х =(2 "-1)2 +2

06tu, н

=2 (2 -1 1) 2 ° 2 и+1 2«-(и+л) и л 2юн

S 2 =2 2 =2

06Щ

1246093

Фиг, Z

Составитель Д. Хан-Магомедов

Техред Н.Бонкало Корректор Е. Сирохман

Редактор Н. Тупица

Заказ 4002/42

Тираж 671

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб„, д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 рации, которая в этом случае является невысокой.

Формула из обретения

Устройство для возведения в квадрат число-импульсного кода, содержа— щее входной счетчик и К элементов И, п-1 10 где К = †вЂ, при этом и определяет2 э ся требуемой точностью при фиксированной разрядности входного счетчика т, выход i-ro разряда входного счетчика соединен с первым входом -го,элемента И (i = 1,K), выход (К + 1) + i разряда входного счетчика . соединен с вторым входом 1 го элемента И, входы сброса входного и выходного счетчиков с одноименным входом устройства, счетный вход входного счетчика является информационным входом устройства, о т.л и ч а ю щ е— е с я тем, чта, с целью повышения точности, в нега введены элемент ИЛИ и накапливающий сумматор, информационные входы которого подключены к выходам (m-n) старших разрядов входного счетчика, выход перекоса накап.— ливающего сумматора подключен к счетному входу выходного счетчика, а вход переноса — к выходу элемента KIN -й вход которого подключен к выходу

i.-го элемента И, а (К + 1)вход — к выходу К + 1 разряда входного счетчика, вхоц управления сложением и вход сброса накапливающего сумматора, соединенные информационным входом и входом сброса устройства соответственно, выходы накапливающего сумматора являются выходами (т-и) младших разрядов результата устройства счетчика результата, выходы выходного счетчика являются выходами m старших разрядов счетчика результата.