Устройство для сопряжения процессора с периферийным устройством

Устройство для сопряжения процессора с периферийным устройством

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использов ано в информационно-измерительных системах и системах автоматического управления. Основным назначением изобретения является расширение фyнkциoнaльныx возможностей устройства за счет увеличения числа ka- налов прямого доступа. Устройство содержит два блока приемопередатчиков , два дешифратора, мультиплексор блок памяти, блок регистров. 9 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГ1УВЛИН

Al (51)4 С 06 Р 13/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делАм из06Ретений и ОтнРытий (21) 3745619/24-24 (22) 24.05.84 (46) 23.07.86. Бюл. - 27 (71) Ленинградский институт ядерной физики им. Б.П. Константинова (72) Ю.В. Елкин (53) 681.325(088.8) (56) САИАС Crate-PDP-11 Interface, CERN-NP САМАС N0TE 43-00, Мау, 1972.

Авторское свидетельство СССР

Р 590724, кл. С 06 F 3/04, 1978. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ПРОЦЕССОРА С ПЕРИФЕРИЙНЫМ УСТРОЙСТВОМ

„„Би„„2461 о2 (57) Изобретение относится к области вычислительной техники и может быть использовано в информационно-измерительных системах и системах автоматического управления. Основным назначением изобретения является расширение фунКциональных возможностей устройства за счет увеличения числа каналов прямого доступа. Устройство содержит два блока приемопередатчиков, два дешифратора, мультиплексор, блок памяти, блок регистров. 9 ил.

12461

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах и системах автоматического управления, 5

Цель изобретения — расширение функциональных возможностей устройства за счет увеличения числа кана лов прямого доступа.

На фиг. 1 показана блок-схема

10 устройства; на фиг. 2-4 — структура блоков приемопередатчиков и блока микропрограммного управления для варианта сопряжения ЭВМ типа СМЗ с системой КАМАК; на фиг. 5 — форматы команды 15 в шинах мультиплексора 14; на фиг.6выполнение дешифратора и логические условия продолжения и окончания обмена в режимах прямого доступа; на фиг. 7-9 — алгоритмы, реализуемые 20 блоком микропрограммного управления и устройством в целом в четырех основных режимах работы.

Устройство содержит (фиг. 1) первый блок 1 приемопередатчиков с интерфейсом 2 ЭВМ, второй блок 3 приемопередатчиков с интерфейсом 4 периферийного устройства, блок 5 микропрограммного управления, первый 6 дешифратор, шину 7 данных, блок 8 30 регистров, включающий регистр 9 адреса, регистр 10 команды, второй 11 и первый 12 регистры управления, группу регистров 13 команд, мультиплексор 14, ВТороА дешифратор 15 °

Устройство содержит также шину 16 адреса, соединяющую первый блок 1 приемопередатчиков с дешифратором 6 и мультиплексором 14, линию 17 сигна ла сопровождения адреса (СХЗ), линии

18.1 и 18.2 запуска блока 5 в режимах программно-управляемого обмена (запуск блока 5 — это запуск последовательности микроопераций, микрокоманд, процедур), группу 19 линий сигналов управления блоком 8 регистров, передающую сигналы разрешения чтения 19.1, разрешения записи 19.2, модификации (19. 3) регистра-счетчика 9 адреса и выбора регистра 19.4-19.6 для обмена через шину 7 данных.

Устройство содержит группу 20 линий связи для сопряжения блока 5 через блок 1 с интерфейсоы 2 ЭВМ; по которой передаются от блока 5 сигналы 55 ответа СХИ 20.1, инициализации цикла ,обмена при прямом доступе к памяти

ЭВМ 20.2, запроса прямого доступа

02

20.3, подтверждения выборки 20.4, состояния занятости при прямом доступе к памяти 20.5 и сигналов 20.6 и

20.7, определяющих операцию обмена в интерфейсе 2, и принимаются блоком

5 сигналы ?0.8 и 20,9 операции обмена, задаваемой со стороны интерфейса

ЭВМ, сигнал ответа СХИ 20.10 на инициированную устройством операцию прямого доступа, сигнал разрешения прямого доступа 20.11, состояние занятости 20.1? в интерфейсе 2 и сигйал

20.13 сопровождения адреса и инициализации операции обмена.

Устройство содержит также группу

21 линий связи блока 5 и второго блока приемопередатчиков для управления операциями (функциями) в интерфейсе

4 (21,1-21.7), для приема состояния

0 и Х (21.8 и 21,9) и для запуска по запросам (21.10) сопрягаемой системы каналов прямого доступа устройства.

Шина 22 используется для передачи от регистра. 9 через блок 1 адреса при обмене информацией по каналам прямого доступа. Шина 23 соединяет второй регистр 11 управления с блоком 5 для передачи состояний, записываемых от

ЭВМ через блок 1 и шину 7, и для чтения со стороны ЭВМ состояний блока 5.

Часть разрядов этой шины 23.1-23.5 соединяет регистр 11 с мультиплексо ром 14.

Шины 24 соединяют регистры tO и 13 команды с мультиплексором, по линии

25.1 стробируется, а по 25.2-25,4 выбирается коммутируемое: направление в мультиплексоре 14, шина 26 соединяет выход мультиплексора 14 с блоком 5 и вторым блоком 3 приемопередатчиков, часть разрядов этой шины

26.14 и 26.15 вместе с сигналами 27.1 и 27.,2, отображающими состояния в интерфейсе 4, используются дешифратором 15 для выработки и выдачи по стростробу 28.1 сигналов остановки 28.2 или продолжения 28.3 циклов обмена информацией в режимах прямого доступа со стороны интерфейса 4 к памяти ЭВМ, находящейся на интерфейсе 2. Шина 29 соединяет первый регистр 12 управления с блоком 5 °

Устройство осуществляет сопряжение между интерфейсом 2 ЭВМ и интерфейсом 4 объекта, Первый блок 1 приемопередатчиков осуществляет (фиг. 2) согласование сигналов интерфейса 2 ЭВМ и внутрен12461 них сигналов устройства. Согласование заключается в умощнении (элементы ИЛИ 30) сигналов, выдаваемых в интерфейс 2 ЭВМ, уменьшении нагрузки (элементы ИЛИ 31) для сигналов, принимаемых в устройство. Буферизация адреса в регистре 32 блока 1 допускает работу устройства также с

ЭВМ, имеющими совмещенную шину адреса и данных. Элементы И 33 осуществляют стробирование адреса при работе каналов прямого доступа.

Блок 3 (фиг. 3) осуществляет согласование сигналов интерфейса 4 объекта с внутренними сигналами устройства. Структура блока 3 приемопередатчиков определяется однозначно стандартом на интерфейс 4 и содержит элементы умощнения сигналов 3436, ключи 37 — 40 и дешифратор 41 для формирования команды, включающей субадрес 4.А, функцию 4.F и номер модуля 4. 1-4.23, а также ключи 42 для передачи и 43 приема данных. Команда формируется по сигналу 21.1 из содержимого шины 26. Данные шины

7 выдаются в интерфейс 4 по стробу

21.6, при обратном направлении обмена данные иэ шины чтения 4.R передаются в шину 7 по стробу 21.7.

Первый дешифратор определяет область адресации устройства со стороны ЭВМ в режимах программно-управляемого обмена (т.е. под управлением процессора 33M). При совпадении адреса в шине 16 с адресами регистров блока 8 регистров вырабатывается сигнал 18.1, при адресации к сопрягаемой системе — 18.2. Работа дешифратора 6 разрешается только при сигнале 17(CX3).

25

Блок 9 регистров содержит кроме собственно регистров 9-13 ключевые схемы для чтения и записи со сторбны шины 7 данных. Выбор регистра определяется линиями 19.4-19.6, процедуры чтения и записи со стороны шины 7 определяются стробами 19.1 и 19.2.

Регистр 9 адреса используется для адресации памяти ЭВМ в режимах обме-: 50 на по каналам прямого доступа, выполнен как счетчик, модификация его выполняется по сигналу 19.3.

Первый 12 и второй 11 регистры управления задают блоку 5 режимы 55 работы и отображают состояния уст-. ройства для их определения путем чтения со стороны ЭВМ. В частности, ог 4 регистр t 1 управления запоминает состояния 23.Х и 23.0 устройства, соответствующие состояниям 4.Хи 4.Q интерфейса 4 при выполнении процедур обмена данных устройством, Регистр

i1 хранит и выдает также функцию 23.F состояния инициализации устройства

23.С. 23.Е и состояния 23.D, 23.А, задающие режимы работы мультиплексора 14 команды. Регистр 12 управления используется при работе каналов прямого доступа. Часть его разрядов (29.1 ) разрешает запуск каналов прямого доступа, остальные отображают состояния устройства. В частности,со стороны ЭВМ можно определить по содержимому части шины 20.2, какие из каналов прямого доступа закончили работу. Регистры 10 и 13 команды хранят команды интерфейса 4, используемые при различных режимах работы (как в программно-управляемых, так и при прямом доступе к памяти).

Мультиплексор 14 используется для формирования команды из содержимого регистров 10 и 13, регистра i 1 управления, внутренней шины 16 адреса и шины 7 данных.

На фиг. 5 показаны форматы команды, вырабатываемой в выходной шине 26 мультиплексора 14. Форматы команды в регистрах 10 и 13 совпадают с форматом в шине 26 (разряды 26.14 и 26 ° 15 использук1тся только при работе каналов прямого доступа). При работе под управлением ЭВМ команда в шине 26 задается либо регистрами 10 и 13,либо формируется из содержимого шины 16 адреса и содержимого регистра (23.Р), либо из содержимого шины 16 адреса и шины 7 данных. Управление мультиплексором выполняется сигналами 25.1 и 25.2-25.4. Второй дешифратор 15 в зависимости от команды в шине 26 и сигналов состояния интер- . фейса объекта вырабатывает условия окончания работы в режимах прямого доступа.

На фиг. 6 показаны логические условия, при которых вырабатываются продолжения 28.3 и окончания 28.2 обмена. Дешифрируются состояния 0 и Х интерфейса 4 и код операции 26.0Р, представляющий часть команды в шине

26. В частности, сигнал окончания работы вырабатывается при отсутствии

Х, при коде 11 в 26.0Р, при состоянии Х=1, 0=1 и коде 01 в 26.0Р, что

1246102 позволяет прекратить обмен при обказе (сбое) в модуле сопрягаемой системы, при безусловном задании длины массива в 1 слово и по.условию О, 5 вырабатываемому в сопрягаемой системе.

Блок 5 генерирует и принимает последовательности управляющих сигна.лов для всех остальных блоков устройства. 10

Один из вариантов (фиг. 4) выполнения блока, типичный для устройств сопряжения среднего уровня. сложности содержит генератор 44 тактовых импульсов, счетчик 45 тактов, память 46 мик-1 роопераций, выходы которой используются как сигналы управления. Выходы

47 и 48 соединены со счетчиком 45 и генератором 44 тактов, выходы 49 и

50 используются для модификации и 20 сброса счетчиков тактов, часть выходов 51 соединена с входами памяти

46 для запоминания внутренних состояний.

Дешифратор 15 содержит (фиг. 6) 25 дешифратор 52. Память микроопераций может быть выполнена из любых постоянных запоминающих устройств (ПЗУ, IIJIN вентильные матрицы).

На фиг. 7-9 показаны алгоритмы Зб работы блока 5 и устройства в целом в следующих основных режимах работы: обмен информацией между ЭВМ и адресуемыми регистрами устройства, обI мен информацией между ЭВМ и объектом под управлением процессора ЭВМ, управление объектом (без передачи данных), обмен информацией между памятью ЭВМ и объектом без участия процессора ЭВМ (каналы прямого доступа). @>

Изобретение направлено на достижение положительного эффекта в последнем из указанных режимов работы, попутно достигаются дополнительные эффекты на втором и третьем режимах д работы.

Устройство работает следующим образом.

При обмене информацией между ЭВМ и внутренними регистрами устройства

ЭВМ через блоки 1 связи по шине 16 выдает на дешифратор 6 адрес соответствующего регистра, дешифратор по сопровождающему адрес сигналу 17 запускают через линии 18 блок 5. На фиг. 7 показаны процедуры, выполняемые в первых трех режимах работы.

Запускающие условия 18.1 и 18.2 при паузе в работе блока 5 (51.1 = 6) устанавливают состояние занятости

51.1 1 и инициируют одну из последовательностей процедур в устройстве, В первом режиме работы (57) при

20.8=8 (61) выполняется чтение 62 регистров: выдается адреса 19.4-19.6, строб чтения 19.1 и ответ в интерфейс ЭВМ 20.1 и 2.1. В первом режиме при 20.8 = 1 (67) выполняется запись 66 в регистры: выдается адрес, строб 19.2 и ответ 20.1 и 2.1. Окончание цикла обмена заключается в сбросе 20.1 и 51.1 после того, как в интерфейсе ЭВМ снят сигнал СХЗ (20.13).

Во втором (58) и третьем (59) режимах блок 5 запускается сигналами

18.2, вырабатываемыми дешифратором

6 при совпадении адреса в шине 16 с областью адресации устройства, зарезервированной для регистров сопрягаемого объекта. Блок 5 по линиям

21, 20 и 25 управляет мультиплексором l4 команды и согласует через блоки 1 и 3 работу интерфейсов 2 и 4.

Процедуры чтения 68, записи 69 и управления 70 выполняются (фиг, 7) за три такта, при этом сигналы управления мультиплексором 25.1 и 25.5 и стробы 21.1, 21.6 и 21.7 вырабатываются до .конца последовательности микроопераций, т.е. до сброса 51.1 а стробы 21,4 и 21.5 — соответственно во втором и третьем тактах работы, Сигнал ответа в интерфейс ЭВМ 20.1 вырабатывается при передаче информации из интерфейса 4 в интерфейс ЭВМ, начиная со второго такта, а в процедурах 69, 70, начиная с третьего такта, В зависимости от состояния регистра 11 управления команда интерфейса 4 формируется мультиплексором

14 из содержимого регистров 10 и 13 команды (при 23.АФО) или содержимого шины 16 адреса и регистра 11 управления (при 23.0=0, 23.А=О) или содержимого шины 16 адреса и шины 7 данных (при 23.D Î, 20.8=1, 20.9=:1).

Последний из способов формирования требует на одну команду интерфейса объекта только одну команду

ЭВМ, он наиболее экономичен,,и поэтому его предпо -тительно использовать при работе в третьем режиме при выполнении под управлением процессора

ЭВМ последовательности процедур уп1246102 равления объектом (70), не требующих передачи данных, Окончание последовательностей микроопераций во втором и третьем ре5 жимах такое же, как в первом режиме работы: ожидание (63) сброса 21.1 и затем (64) сброс 20. 1, 51.1 и освобождение (65) устройства для выполнения следующей последовательности °

При работе каналов прямого доступа до их инициализации в регистры 9 адреса, регистры 10 и 13 команды и регистр 12 управления заносится необходимая информация: начальный адрес области памяти ЭВМ для обмена, команды интерфейса объекта, соответствующие различным регистрам (модулям), подключенным к интерфейсу 4, и требуемые условия разрешения запуска и окончания обмена. Запуск каналов прямого доступа осуществляется па запросам, поступающим из интерфейса

4 через блок 3 по линиям 21.10 в блок 5. Блок 5 захватывает через ли- 25 нии 20 и блок 1 связи интерфейс ЭВМ (процессор останавливается и передает управление захватившему интерфейс

ЭВМ устройству).

Алгоритм захвата интерфейса показан на фиг. 8: при наличии хотя бы одного из запросов 21.10, для которого установлено (71) разрешающее услоI вие 29. 1 (ENB) и сброшено (72) сос— тояние 29.2 (END), вырабатывается (73), (74) запрос прямого доступа

20,3; затем процессор ЭВМ выдает (75) разрешение прямого доступа 2.8 и 20.11, в ответ на которое вырабатывается (76) сигнал подтверждения выборки 20.4 и 2.4. После завершения текущей операции в интерфейсе 2 процессор ЭВМ снимает сигнал занятости 2.5 и устройство устанавливает собственный сигнал занятости интер45 фейса 2 — 20,5 и 2.5. Производится запуск 53 последовательности микроопераций обмена по каналу прямого доступа: 53-56 и 60 (фиг, 7), 60, 79, 80 и 89 — 96 (фиг. 9) .

В зависимости от исполнения регистра адреса и типов каналов прямого доступа в устройстве, последовательности сигналов, вырабатываемых блоком 5 в линиях 20, 21, 25, 28 и 19 55 и соответствующие им последовательности процедур (микроопераций), в устройстве сопряжения могут меняться.

Рассмотрим алгоритмы для наиболее распространенного типа каналов прямого доступа — выполняющего передачу массива из памяти ЭВМ в систему 4 или передачу в обратном направлении.

При работе такого канала прямого доступа (80, фиг ° 9) вначале выбирается (89) команда интерфейса 4 при помощи сигналов 25.1-25,4 управления мультиплексором 14, В зависимости от направления передачи информации (разряд

26.04.шины 26) выполняется последовательность процедур обмена 91-93 или

97-99. При передаче в интерфейс

3ВМ вначале запуска (91) выполняется команда в интерфейсе 4 по сигналу

21,1. В следующем такте (92) вырабатывается также первый строб 21.4, разрешается анализ признаков окончания по 28.1 и запускается цикл записи в интерфейсе 2 по сигналам 20.2, 2.2, 20.6 и 2.6, данные выдаются по стробу 21.7 ° После прихода (93) синхросигнала ответа 2.1 и 20.10 анализируются (94) признаки окончания

28.2 и продолжения 28.3 работы каналов прямого доступа. При наличии хотя бы одного признака окончания устанавливается (96) единичное состоякие в разряде 26.2, соответствующем запустившему режим запросу 21.10. следующем такте завершается (95) цикл обмена — выдается в интерфейс 4 второй строб 21„5, а также модифицируется адрес в регистре 9 по сигналу

19.3. После этого происходит возврат к процедуре (79) разветвления и либо повторяется рассмотренная последовательность микроопераций, либо освобождаются (88) интерфейс ЭВМ сбросом 20.4 и 20,5 и устройство сбросом состояния 51.1.

При передаче из ЭВМ в сопрягаемую систему выполняются процедуры 97-99: вначале запускается цикл чтения из интерфейса ЭВМ по сигналу 20.2, при этом адрес из шины 22 по 20.2 выдается в интерфейс 2, сопровождающий адрес синхросигнал 20,2 вырабатывается также из 20.2, а 2.УПР9/=О, 2.УПР1=6, что соответствует операции чтения в интерфейсе 2, затем ожидается (98) приход ответного синхросигнала 2.1 и 20.10, сигнализирующего о готовности информации в шине данных. В следующих тактах запускается (99) команда в интерфейсе 4 и выдается также строб 21.4, 4.S1 при этом

1246102

;вырабатываются также стробы записи данных 21,6 и разрешения анализа признаков окончания 28.1. Остальные процедуры 79-90, 94-96 и 88 выполняются одинаково при любом направлении обмена.

Устройство может работать также в режиме передачи по каналам прямого доступа одиночных слоев по запросам 10 объекта. В этом случае интерфейс ЭВИ занимается (захватывается) .устройством только на время одной последовательности процедур обмена, различные каналы прямого доступа 80-87 могут тогда срабатывать поочередно, в соответствии с приоритетом их запросов. По достижении условий окончания соответствующие каналы прямого доступа запрещаются. Алгоритмы в этом слу- 2О чае отличаются от показанного на фиг. 9 только тем, что после процедуры 95 окончания цикла обмена безусловно включается процедура 88 освобождения интерфейса ЭВМ. 25

Запрещая сигнал модификации регистра 19.3 адреса, можно реализовать также обмен данными по каналу прямого доступа не только с памятью ЭВМ, но и периферийными устройствами на интер О фейсе 2. В сети разветвления алгоритма задаются содержимым регистра 12, читаемого и модифицируемого со стороны ЭВМ. Состояния 29.2 устанавливаются в 1 co cTopoHbl блока .) для пов 35 торного запуска каналов прямого доступа соответствующие разряды 29.2 регистра 12 должны сбрасываться в первом режиме работы устройства.

Формула изобретения

Устройство для сопряжения процессора с периферийным устройством, содержащее два блока приемопередатчиков, первый дешифратор, блок микропрограммного управления и блок регистров, включающий регистр адреса, первый регистр управления и регистр команд, причем первая группа информационных входов-выходов первого блока приемопередатчиков подключена к группе информационных входных-выходных шин процессора, первая группа информационных входов-выходов второго блока приемопередатчиков подключена к

55 группе информационных входных-выходных шин периферийного устройства, при этом вторая группа информационных входов-выходов первого блока приемопередатчиков соединена с группой информационных входов-выходов регистра адреса, первого регистра управления, регистра команды блока регистров и с второй группой информационных входов-выходов второго блока приемопередатчиков, первая группа информационных входов которого соединена с первой группой выходов микроопераций блока микропрограммного управления, первая группа входов логических условий которого соединена с первой группой информационных выходов второго блока приемопередагчиков, вторая группа информационных выходов которого соединена с второй группой входов логических условий блока микропрограммного управления, вторая группа выходов микроопераций которого соединена с первой группой информационных входов первого блока приемопередатчиков, первая группа информационных выходов которых соединена с третьей группой входов логических условий блока микропрограммного управления, первый и второй синхровходы которого соединены с первым и вторым информационными выходами первого блока приемопередатчиков, вторая группа информационных выходов которого соединена с четвертой группой логических условий блока микропрограммного управления, первый и второй входы логического условия которого соединены с первым и вторым выходами первого дешифратора соответственно, стробирующий вход которого соединен с третьим информационным выходом первого блока приемопередатчиков, третья группа информационных выходов которого соединена с группой информационных входов первого дешифратора, вторая группа информационных входов первого блока приемопередатчиков соединена с группой информационных выхо,цов регистра адреса блока регистров, группа информационных входов первого регистра управления блока регистров соединена с третьей группой выходов микроопераций блока микропрограммного управления, четвертая группа выходов микроопераций которого соединена с группой входов выборки блока регистров, входы чтения и записи информации которого соеди12

7246702

Ю нень1 с пятой группой выходов микроопераций блока микропрограммного управления, о т л и ч а ю щ е е с я тем, что, с целью расширения .функциональных возможностей устройства за счет увеличения числа каналов пря— мого доступа, в него введены второй дешифратор, мультиплексор, причем в блок регистров введены второй регистр 70 управления и группа регистров команд, при этом группа информационных входов-выходов регистров команд группы и первая группа информационных входов-abmopoa второго регистра управления блока регистров соединены с первой группой информационных входов мультиплексора и с вторыми группами информационных входов-выходов первого и второго блоков приемопере-- 20 датчиков, вторая группа информационных входов-выходов второго регистра управления блока регистров соединена с шестой группой выходов микроопераций и пятой группой входов логических 25 условий блока микропрограммного управления, с второй группой информационных входов мультиплексора, информационные выходы регистров команд группы и регистра команды блока ре.ги- 30 стров соединены с третьей группой ин-

Интер рейс формационных входов мультиплексора, четвертая группа информационных входов которого соецинена с третьей группой информационных выходов первого блока приемопередатчиков, первый выход микрооперации блока микропрограммного управления соединен со стробирующим входом мультиплексора, группа управляющих входов которого соединена с седьмой группой выходов микроопераций блока микропрограммного управления, второй информационный выход которого соединен со стробирующим входом второго дешифратора, первая группа информационных входов которого соединена с двумя старшими разрядами информационных выходов группы мультиплексора. младшие разряды информационных вьжодов группы которого соединены с второй группой информационных входов второго блока приемопередатчика, третья группа информационных выходов которого соединена с второй группой информационных входов второго дешифратора, группа выходов которого соединена с шестой группой входов логических условий блока микропрограммного управления, седьмая группа логических вхо дов условий которого соединена с группой информационных выходов мультиплексора.

1246102

ОУИЕ) CX8))

ДД) 2L9

27. 2 (en()

СМИ)

"@ изю

ЗЛИ) ц(ц)

z s(sn

, и Я 1 !

1246102

Фиг.9

ZO.13 (СХЗ)

209 (ЮФ)

20 8 (У07)

20 10 (СЮ)

20. 71 (РПЯ

20.7г(зло)

18.1 (ИФ)

78.2 (И23)

27.8 (Ю

П.9 (Х)

Z7.7О (а)

28.2 (END)

2ВЗ(СОИ Т) 20.7 (Схи Ц

20.2 (/(пд)

203 (any)

20.Ч (DES)

20.5. (3,4Р/7)

20.6 (Цпру)

20,7 (SnP 4)

19.1 (ВЕ)

19.2 (wE2

19.3 (+1)

19Я- 19.6 (ЛЯд)

2- ь 7 (CS7

25.2 -25.Ч (АЩ)

28.1 (стра

21.1 (8)

21.2 (Z)

ã7.З (C)

27.Ю (S77

21.5 ($2)

Z7.G (WE)

ZT.7 ЯЕ7

124610?

Устройстй сдо@Иио

Фм. 7

О4мицение

g реэдикам

Жоваение к системе

i 246102

1 ", / 6 (1 " Л(0 Ы

QAp8p7

ЗЯЛДСЯУ У:5 3 ф I.

=... 29.ГУВД

Н Я, . rg

" 29.ЕФЯЯ "

-... р

Д1. ФСЖ7 д. 70

3(2й90б 96

1246102

Составитель С. Пестмал

Техред Г.Гербер Корректор И. Муска

Редактор Н. Тупица

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4637

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4