Устройство для регенерации динамической памяти

Устройство для регенерации динамической памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для регенерации динамической памяти микроэвм. Целью изобретения является упрощение и повышение быстродействия устройства.. Устройство содержит первый I и второй 2 генераторы, счетчик 3, первый 4 и второй 5 триггеры, элемент ИЛИ 6, первый 7 и второй 8 шинные формирователи . Цо фронту сигнала с генератора I триггер 4 формирует сигнал запроса прямого доступа к памяти (ЩЩ) с iS

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК (19) (И) (gi) 4 С ! С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) . 3825231/24-24 (22) 14.!2.84 (46) 23,07.86.Бюл. У 27 (71) Воронежский ордена Ленина государственный университет им.Ленинского комсомола (72) А.Ю.Черняк

{53) 68!.321.7 f088.8) (56) Авторское свидетельство СССР

У 959157 . кл. G 11 С 7/00, 1982.

Интерфейс накопителя на гибких магнитных дисках И4 15ИПГ-16-012, Техническое описание и инструкция по эксплуатации 3.858,377 ТО, 1979, с.13-17. (54) УСТРОЙСТВО ДЛЯ РЕГЕНЕРАЦИИ ДИНАМИЧЕСКОЙ ПАМЯТИ (57) Изобретение относится к вычисли» тельной технике и может быть использовано для регенерации динамической памяти микроЭВМ, Целью изобретения является упрощение и повышение быстродействия устройства. Устройство содержит первый 1 и второй 2 генераторы, счетчик 3, первый 4 и второй 5 триггеры, элемент ИЛИ 6, первый 7 и второй 8 шинные формирователи, По фронту сигнала с генератора 1 триггер 4 формирует сигнал запроса прямого доступа к памяти (ПДП) 1246136

Устройство содержит первый 1 и второй 2 генераторы, счетчик 3, первый. 4 и второй 5 триггеры, элемент ИЛИ 6, первый 7 и второй 8 шинные формирователи, На чертеже также указаны элементы ЭВМ, взаимодействующие с устройством: централь.ный процессор 9 и оперативная память

10. Первый выход 11 устройства сое20 динен с входом сигнала запроса прямого доступа к памяти (ПДП) процессора 9, вход устройства 12 соединен с ныходом сигнала предоставления

ПДП процессора, второй выход 13 устройства подключен к входу сигнала подтверждения захвата канала процессора, третий выход 14 устройства соединен с адресной шиной ЭВМ, а четвертый выход 15 устройства. — с вы- .

30 ходом сигнала синхронизации обмена процессора, идущим к памяти 10.

Выходы младших разрядон 16 и 17 счетчика 3 соединены с входами элемента

KIH 6, а выход следующего разряда

18 соединен с входом второго тригге- M ра 19 и 20 — сигналы на выходах соответственно первого и второго генераторов.

Соединяя тактовый вход триггера

5 с выходами различних разрядов счетчика 3 можно регенерировать

40 2,3,7,16„..строк за один цикл захвата канала, по которому процессор выдает ответ- ный сигнал, устанавливающий триггер

5 в единичное состояние, разрешающее работу генератора 2 и счетчика 3, формирующего адреса регенерации.

Элемент ИЛИ 6 по состоянию младших разрядов счетчика 3 вырабатывает синхросигналы регенерации, колиИзобретение. относится к вычислительной технике и может быть использовано для регенерации динамической памяти микроЭВМ.

Целью изобретения является упрощение и повьш ение быстродействия устройства.

На чертеже представлена схема устройства для регенерации динамической памяти.

Устройство работает следукнцим образом. честно которых определяется одним из старших разрядов счетчика 3, по фронту переключения которого сбрасывается триггер 5, и цикл

ПДП заканчивается. При этом обеспечивается регенерация нескольких строк памяти в одном цикле ПДП

1 ил.

В исхоцном состоянии триггеры 4 и 5 сброшены, на выходах счетчика

16 и 17 — низкий уровень, на выходе

18 — высокий. (блинные формирователи 7 и 8 закрыты сигналом 13.и их выходы находятся в высокоимпедансном состоянии, не препятствуя обычному режиму обмена процессора с ОЗУ.

По переднему фронту импульса 19 устанавливается триггер 4, нырабатывая сигнал 11 требования ПДП. Центральный процессор 9 приостанавливает выполнение операций, освобождает линии обмена с памятью 10 и выдает ответный сигнал 12 предоставления

ПДП, устанйвливающий триггер 5, который в свою очередь, сбрасывает триггер 4, разрешает работу генератора 2 и шинных формирователей, 7 и 8 и вырабатывает сигнал 13 подтверждения захвата канала, в ответ на который ЭВМ снимает сигнал 12. Счетчик 3 начинает считать импульсы 20 отрицательной полярности от генератора 2, при этом элемент 6 вырабатывает синхросигналы регенерации, передаваемые шинным формирователем

7 на выход 15, а на выходе 14 последовательно выставляются адреса регенерируемых строк памяти. После регенерации. двух строк по переднему фронту сигнала 18 сбрасывается триггер 5 и устройство возвращается н исходное состояние, освобождая канал ЭВМ для работы процессора 9.

1246136

При включении питания устроиство начинает работать из состояния, отличного от исходного, однако, не позднее, чем через один цикл захвата канала, оно возвратится в исходное состояние.

Формула изобретения. Составитель О.Исаев

Редактор В,Иванова Техред В.Кадар Корректор С.Черни

Заказ 4006/44 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,, г. Ужгород, ул. Проектная, 4

Устройство для регенерации динамической памяти, содержащее первый генератор, выход которого соединен с синхровходом первого триггера, информационный вход которого является входом логической единицы устройства, а выход " первым выходом устройства, второй триггер, вход установки которого является управляющим входом устройства, а выход— вторым выходом устройства, второй генератор, выкод которого соединен с входом счетчика, первый и второй шинные формирователи, выходы которых являются соответственно третьим .выходом и выходами группы устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения быстродействия, в него введен элемент ИЛИ, выход которого подключен к информационному входу первого шинного формирователя, а входы соединены с входами

10 младших разрядов счетчика, выходы старших разрядов которого подключены к информационным входам второго шинного формирователя, причем один из них соединен с синхровходом второго

15 триггера, информационный вход которо" го является входом логического нуля устройства, а выход соединен с входом сброса первого триггера, с управляющим входом второго генерато20 ра и с управляющими входами первого и второго шинных формирователей.