Демодулятор сигналов,манипулированных минимальным сдвигом частоты с исправлением ошибок

Демодулятор сигналов,манипулированных минимальным сдвигом частоты с исправлением ошибок

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и может использоваться в радиоприемных устройствах. Цель изобрете- . кия - повьшение помехоустойчивости. Демодулятор содержит фазовращатель Г, элементы задержки (ЭЗ) 2,5,8,19,21, фазовые детекторы 3,9, формирователи сигналов 4,10, элементы ИСКПЮЧАЩЕЕ ИЛИ 6,7,11,18,20, блоки анализа опм-, бок (БАС) 12,16,17, элементы ИЛИ 22, 23. БАО выполнены из элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, элемента 14 задержки и дешифратора 15. С помощью фазовра,- щателя 1.устраняется неопределенности фазы, кратной 90. ЭЗ 2, включенный в информационном канале, осуществляет задержку на один тактовый интервал , а ЭЗ 8, включенньй в проверочном канале, - на два тактовых интервала. ЭЗ 2,8 и фазовые детекторы 3,9 зуют в соотв.каналах простейшие автокорреляционные демодуляторы. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 формируется проверочная последователь-- ность (ПП). Элемент ИСКШОЧАЮЩЕЕ ИЛИ 7 осуществляет сравнение двух ПП. В результате вьщеляются ошибки. Ошибки анализируются в БАО и корректируются элементами ИСКЛЮЧАЮЩЕЕ ШШ 18,20, 11. 2 ил. (Л atoi Выход а и

„„SU „„1246400

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 04 L 27/ 4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .,1, l

) $ 4

Х А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3716403/24-09 (22) 27.03.84 (46) 23.07.86. Бюл. ¹ 27 (72) А.С.Грусицкий, Л.M.Íåâäÿåâ и В.Н.Попов (53) 621.394.62(088.8) (56) Патент Великобритании № 2103456, кл. Н 04 L 27/14, опублик. 1983.

Masamura 7. е.с. Differentia(Dedection of MSK with Nonredundant

error Correction. IEEF. Transactions

on Communications, Vof.Com-27, june

1979, №- 6, рр. 9 12-918, fig.4. (54) ДЕМОДУЛЯТОР СИГНАЛОВ, МАНИПУЛИРОВАННЫХ MHHHMAJIbHblM СДВИГОМ ЧАСТОТЫ С

ИСПРАВЛЕНИЕМ ОШИБОК (57) Изобретение относится к электросвязи и может использоваться в радиоприемных устройствах. Цель изобретения — повышение помехоустойчивости. .Демодулятор содержит фазовращатель 1, элементы задержки (ЭЗ) 2,5,8, 19,21, фазовые детекторы 3,9, формирователи сигналов 4, 10, элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ 6,7, 11,18,20, блоки анализа оши-, бок (БАО) 12,16,17, элементы ИЛИ 22, 23. БАО выполнены из элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, элемента 14 задержки и дешифратора 15. С помощью фазовращателя 1,устраняется неопределенность фазы, кратной 90 . ЭЗ 2, включенный в информационном канале, осуществляет задержку на один тактовый интервал, а ЭЗ 8, включенный в проверочном канале, — на два тактовых интервала.

ЭЗ 2,8 и фазовые детекторы 3,9 образуют в соотв.каналах простейшие автокорреляционные демодуляторы. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 формируется проверочная последовательность (ПП). Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7. осуществляет сравнение двух ПП. В результате выделяются ошибки. Ошибки анализируются в БАО и корректируются элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 18,20,11.

2 ил.

1246400 п„ы sang Т, 1 t0

u u соз К Т

-a

25

) 1 при u„>„0 0 при u (О.

1, 1

Изобретение относится к электросвязи и может использоваться в радиоприемных устройствах для приема сигналов, манипулированных минимальным сдвигом.

Цель изобретения — повышение. помехоустойчивости.

На фиг.1 представлена структурная электрическая схема демодулятора сигналов, манипулированных минимальным сдвигом частоты с исправлением ошибок; на фиг.2 — сравнительные диаграммы помехозащищенности предлагае.мого и известного устройств в зависимости от вероятности ошибок в линии связи.

Демодулятор сигналов, манипулированных минимальным сдвигом частоты содержит фазовращатель 1, первый элемент 2 задержки, первый фазовый детектор 3, первый формирователь 4 сигналов, второй элемент 5 задержки, первый 6 и второй 7 элементы, ИСКЛЮ

ЧА10ЩЕЕ ИЛИ, третий элемент 8 задержки, второй фазовый детектор 9, второй формирователь 10 сигналов, выходной элемент ИСКЛЮЧАЮЩЕЕ ИЛИ t1 и первый блок 12 анализа ошибок, состоящий из элемента ИСКЛЮЧА1ОЩЕЕ ИЛИ

13, элемента 14 задержки и дешифратора 15, а также содержит второй 16 и третий 17 блоки. анализа ошибок, третий элемент ИСКЛЮЧАЮЩЕЕ-ИЛИ 18, четвертый элемент 19 задержки, четвертый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20., пятый элемент 21 задержки и первый

22 и второй 23 элементы ИЛИ.

Демодулятор сигналбв, манипулированных минимальным сдвигом частоты с исправлением ошибок, работает сле.дующим образом.

Входной радиосигнал с выхода согласованного фильтра (не показан) поступает на фазовращатель 1 на 90 информационного канала, служащий для устранения неопределенности фазы, кратной 90, и затем через первый элемент 2 задержки на период одного тактового интервала — на первый вход первого фазового детектора 3. Одно.временно входной радиосигнал поступает также на вход проверочного канала - на вход третьего элемента 8 задержки на время,; равное длительности двух тактовых интервалов, и затем на вход второго фазового детектора 9.

Элементы 2 и 8 задержки и фазовые детекторы 3 и 9, соответственно информационного и проверочного каналов,, являются простейшими автокорреляционными демодуляторами. Сигнал на выходе первого фазового детектора 3 в инфор5 мационном канале определяется фазовым сдвигом К между предыдущей и текущей посылками

Аналогично в проверочном канале сигнал на выходе второго фазового детектора 9 определяется из выражения

Первый формирователь 4 сигналов информационного .канала и второй формирователь 10 проверочного канала принимают решения о значениях принятых посылок в соответствии с правилом

На выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 формируется проверочная 0 последовательность V, образованная путем сложения по модулю два последовательности V с выхода первого формирователя 4 сигналов и ее задержанной вторым элементом 5 задержки

35 на период тактового интервала копии.

Вторым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 7 осуществляется сравнение проверочных последовательностей V u V . При этом в результате сравнения возможны

40 следующие ситуации: ошибки отсутствуют в обеих последовательностях V u

Ч ; ошибки присутствуют в одной из последсвательностей V или V» ошибки присутствуют в обеих последова-, 45 тельностях.

При отсутствии ошибок на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 образуется комбинация из нулевых посылок. Эта комбинация поступает на блоки 12,, 16 и 17 анализа ошибок.

В этом случае дешифраторы 15 этих блоков не срабатывают, в результате чего сигнал логического "0" с,выходов блоков 1, 16 и 17 анализа ошибок пос55 тупает на соответствующие входы третьего, четвертого и выходного элемен тов ИСКЛЮЧАЮЩЕЕ ИЛИ 18,20 и !1 и информационный сигнал с выхода второго

1246400 элемента 5 задержки проходит на выход устройства без коррекции.

В случае появления ошибок в информационном или проверочном канале, на выходе второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 7 появляется одна из комбинаций;

0011 — при одиночной ошибке; 0101 при сдвоенной ошибке; 1001 — при строенной ошибке.

Дешифрация ошибок определенного вида проводится в одном из блоков

16,17 и 12 анализа ошибок.

При одиночной ошибке сигнал коррекции (сигнал логической " 1") с выхода первого блока 12 анализа ошибок через второй элемент ИЛИ 23 поступает на первый вход выходного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, вызывая инверсию соответствующего символа в информационном потоке. При сдвоенной ошибке сигнал коррекции с первого 12 и третьего

17 блоков анализа ошибок через первый

22 и второй 23 элементы ИЛИ поступает, на входы четвертого 20 и выходного 11 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вызывая инверсию соответствующих двух соседних символов в информационном потоке.

При строенной ошибке сигнал коррекции

Ф с второго блока 16. анализа ошибок воздействует .на три элемента ИСКЛЮ ЧАЮЩЕЕ ИЛИ 18,20 и 11, вызывая инверсию трех последовательных символов в информационном потоке.

При одновременном сбое символов в информационном и проверочном каналах возникают необнаруженные ошибки, однако вероятность их возникновения ниже, чем в известном устройстве, за счет выявления не только однократных, но и .ошибок большей кратности.

При неббходимости выявления пакетов ошибок кратностью более трех в схему устройства необходимо ввести дополнительные блоки анализа ошибок, элементы ИЛИ и цепочки последовательно соединенных элементов ИСКЛЮЧАЮЩЕЕ.ИЛИ 45 и задержки, включаемых по принципу схемы на фиг.1.

Формула изобретения

Демодулятор сигналов, манипулированных минимальным сдвигом частоты с исправлением ошибок, содержащий последовательно соединенные фазовращатель, первый элемент задержки, фазо- 55 вый детектор и формирователь сигнала, второй элемент задержки и первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные третий элемент задержки и вторые фазовый детектор и формирователь сигнала, выходной элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом демодулятора, и первый блок анализа ошибок, состоящий из последовательно соединенных элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемента задержки и дешифратора, второй вход и выход которого соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и являются входом и выходом блока анализа ошибок, причем входы фазовращателя и третьего элемента задержки и вторые входы первого и второго фазовых детекторов объединены и являются входом демодулятора, выходы первого и второго формирователей сигналов соединены с вторыми входами соответствЕнно первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, о т л и— ч а ю шийся тем, что, с целью повышения помехоустойчивости, в него введены второй и третий блоки анализа ошибок, последовательно соединенные третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый элемент задержки, четвертый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и пятый элемент задержки, первый и второй эле- менты ИЛИ, входы которого соединены с выходами блоков анализа ошибок, а выход подключен к первому входу. выходного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом пятого элемента задержки, при ртом выход второго элемента задержки соединен с первым входом третьего элемента ИСКЛЮЧАК)ЩЕЕ ИЛИ, выход второго блока анализа ошибок подключен к одному входу первого элемента ИПИ и к второму входу третьего элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход и выход ,первого элемента ИЛИ подключены соответственно к выходу третьего блока анализа ошибок и к второму входу четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а третий и четвертыи входы дешифратора и выход элемента задержки каждого блока .анализа ошибок являются соот" ветственно его первым и вторым дополнительными входами и дополнительным выходом, причем дополнительный выход первого блока анализа ошибок соединен с первыми дополнительными входами второго и третьего блоков анализа ошибок, дополнительный выход второго блока анализа ошибок подключен к входу третьего блока анализа ошибок и к первому дополнительному

1246400

Составитель В.Зенкин

Редактор О.Головач Техред П.0лейник Корректор Е.Сирохман

Заказ 4024/57 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 входу первого блока анализа ошибок, дополнительный выход третьего блока анализа ошибок соединен с входом первого блока анализа ошибок и с вторым дополнительным входом второго блока анализа ошибок, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом второго блока анализа ошибок и с вто рыми дополнительными входами первого и третьего блоков анализа ошибок.