Установка для поверки аналого-цифровых преобразователей

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике, приборостроению и метрологии и может быть использовано при автоматической поверке АЦП, цифровых вольтметров и др. приборов, содержащих операцию квантования для определения их систематической составляющей погрещности. Цель изобретения - повыщение точности поверки - достигается введением в устройство управляемого источника 16 функционального аналогового сигнала, аналогового сумматора 17 и вычислителя 11 среднего арифметического. При этом блок 12 управления выполнен из генератора 13 импульсов и делителей 14 и 15 частоты импульсов. Кроме того, устройство содержит: блок 1 памяти с запоминающими элементами 2 и 3, преобразователь 4 код - напряжение, сумматор 5 кодов, источник 6 образцового аналогового сигнала, поверяемый АЦП 7, блок 8 регистрации , арифметический блок 9, вычислитель 10 разности кодов, блок 12 управления , генератор 13 импульсов, делители 14 и 15 числа импульсов. 1 ил. (Л |С 4 00 о Ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1247802

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2310876/18-21 (22) 06.01.76 (46) 30.07.86. Бюл. № 28 (72) P.-В. П. Ребане, Ю. К.-А. Хунт и М. Х. Риитсаар (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 361453, кл. G Ol R 35/00, 1970. (54) УСТАНОВКА ДЛЯ ПОВЕРКИ АНАЛОГО-ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕ11 (57) Изобретение относится к измерительной технике, приборостроению и метрологии и может быть использовано при автоматической поверке АЦП, цифровых вольтметров и др. приборов, содержащих операцию квантования для определения их систе(ц 4 G 01 R 35 00 /Н 03 К 13 02 матической составляющей погрешности.

Цель изобретения — повышение точности поверки — достигается введением в устройство управляемого источника 16 функционального аналогового сигнала, аналогового сумматора 17 и вычислителя 11 среднего арифметического. При этом блок 12 управления выполнен из генератора 13 импульсов и делителей 14 и 15 частоты импульсов. Кроме того, устройство содержит: блок 1 памяти с запоминающими элементами 2 и 3, преобразователь 4 код — напряжение, сумматор 5 кодов, источник 6 образцового аналогового сигнала, поверяемый АЦП 7, блок

8 регистрации, арифметический блок 9, вычислитель 10 разности кодов, блок 12 управления, генератор 13 импульсов, делители 14 и 15 числа импульсов. 1 ил.

1247802!

О

Зо

Формула изобретения

Изобретение относится к измерительной технике, приборостроению и метрологии и может быть использовано при автоматической поверке аналого-цифровых преобразователей, цифровых вольтметров, цифровых омметров и других приборов, содержащих операцию квантования для определения их систематической составляющей погрешности.

Цель изобретения, — повышение точности поверки.

На, чертеже изображена структурная схема установки для поверки аналого-цифровых преобразователей.

Схема содержит блок 1 памяти с первым и вторым запоминающими элементами 2 и 3, преобразователь 4 код-напряжение, сумматор 5 кодов, источник 6 образцового аналогового сигнала, поверяемый аналого-цифровой преобразователь (АЦП)

7, блок 8 регистрации, арифметический блок

9, вычислитель 10 разности кодов, вычислитель 11 среднего арифметического, блок

12 управления, генератор 13 импульсов, первый и второй делители 14 и 15 числа импульсов, управляемый источник 16 функционального аналогового сигнала и аналоговый сумматор 17.

Работа установки происходит следующим образом.

Из элемента 2 код контрольной точки поступает на сумматор 5 и источник 6. Блок

12 выдает адресную команду М1 на элемент

3 для выдачи первого кода Мф1, этот код поступает также на сумматор 5 и источник 16.

Образцовый аналоговый сигнал контрольной точки 1)о с выхода источника 6 суммируется в сумматоре 17 с функциональным аналоговым сигналом 11ф1 с выхода источника 16 и подается на первый вход преобразователя 7. Высоких требований по точности к источнику 16 не предъявляется. Выходной код N11 АЦП 7 и код Np+ Мф1 поступают на входы вычислителя 10, на выходе которого образуется разность

Л11 = N11 — (Np+ 1 1ф1) Блок 12 обеспечивает при заданном коде

Мф1 срабатывание АЦП 7 в заданное число

m раз. Все образующиеся m разностей

Л11,...,Л1 накапливаются в вычислителе 1!.

Затем блок 12 обеспечивает путем подачи нового адресного кода М выдачу из элемента 3 нового значения N4z функционального кода, и на вход АЦП 7 подается новый образцовый аналоговый сигнал U, соответствующий коду Np+ Nap, АЦП 7 совершает опять m преобразований с результатами

Nzi,...,Nzm, а образующиеся в вычислителе

10 разности 21 Ë накапливаются в вычислителе 11. Блок 12 обеспечивает выдачу К кодов Мф1,...,Nф. из элемента 3. При каждом коде Хф; производится m преобразований

АЦП 7 и m накоплений разностей Л;, в вычислителе 11. Таким образом, производится всего К m преобразований в АЦП 7, а в

1.-к, вычислителе накапливается сумма Х Z Л„, f;I i которая после деления К m, т. е. после усреднения по всем Л;„дает оценку систематической составляющей Л," погрешности АЦП 7 в заданной кодом No контрольной точке

Л." Z A;.=-L- Z (N,,— (No@Nyi) )

Это значение переписывается сигналом с выхода делителя 15 в блок 8 по истечении К преобразований.

При этом требуется, чтобы К кодов функционального сигнала Мф1,...,N>., поступающих из элемента 3, распределялись равномерно на интервале одного кванта q поверяемого АЦП, т.е. значения функционального сигнала образовывали бы конечное линейно упорядоченное множество с дискретностью — Например, если квант q поверяемого

АЦП равен 100 мкВ, а К= 4, то значениями функционального сигнала могут быть:

0; 25; 50; 75 мкВ или — 37,5; — 12,5; +12,5;

+37,5 мкВ. Установка обеспечивает правильную работу и в том случае, если К значений кодов функционального сигнала распределены равномерно на интервале нескольких квантов поверяемого АЦП.

Рассмотренная установка является универсальной — она пригодна для поверки

АЦП постоянного напряжения и тока, переменного напряжения или тока, сопротивления, частоты и других величин. Установка сохраняет также возможность дальнейшего усовершенствования для определения оценок среднеквадратического отклонения случайной составляющей погрешности АЦП, его дрейфа, корреляционных моментов и др.

Установка для поверки аналого-цифровых преобразователей, содержащая вычислитель разности кодов, суммирующий вход которого соединен с выходом певеряемого аналого-цифрового преобразователя, преобразователь код-.напряжение, состоящий из управляемого источника образцового аналогового сигнала и сумматора кодов, первый вход которого соединен с входом управляемого источника образцового аналогового сигнала и с выходом первого запоминающего элемента блока памяти, второй вход сумматора кодов соединен с выходом второго запоминающего элемента блока памяти, выход сумматора кодов соединен с вычитающим входом вычислителя разности кодов блок регистрации и блок управления, отличаюи4аяся тем, что, с целью повышения точности поверки, в нее введены управляемый

1247802

Составитель А. Воителев

Техред И. Верес Корректор О. Луговая

Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор Н. Швыдкая

Заказ 4120/45 источник функционального аналогового сигнала, аналоговый сумматор и вычислитель среднего арифметического, а блок управления выполнен из последовательно соединенных генератора импульсов и первого и второго делителей числа импульсов, причем выход второго запоминающего элемента блока памяти соединен с входом управляемого источника функционального аналогового сигнала, выходом соединенного с первым входом аналогового сумматора, второй вход и выход которого соединены соответственно с выходом источника образцового аналогового сигнала и с первым входом поверяемого аналого-цифрового преобразователя, вторым входом соединенного с выходом генератора импульсов и с первым входом вычислителя среднего арифметического, второй вход которого соединен с выходом вычислителя разности кодов, первый выход второго делителя числа импульсов соединен с входом второго запоминающего элемента, а входы блока регистрации соединены с выходом вычислителя среднего арифметического и с вторым выходом второго делителя числа импульсов.