Устройство для контроля интегральных микросхем оперативной памяти

Устройство для контроля интегральных микросхем оперативной памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для функционального контроля больших интегральных схем оперативной памяти. Цепью изобретения является упрощение устройства . Устройство содержит счетчик адреса, триггер записи-чтения, блок контроля, счетчик кадров, блок сравнения , триггер останова, генератор и формирователь сигналов выборки. Выходы счетчика адреса и счетчика кадров соединены cJвxoдaми блока сравнения, выход которого является информационным выходом устройства, В устройстве обеспечивается проверка правильности чтения единицы (нуля) на фоне всех нулей (единиц) для каждой ячейки проверяемой интегральной микросхемы памяти. 1 ил. О)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3783139/24-24 (22) 30.05.84 (46) 07.08.86. Бюл. В 29 (72) М.М,Букин, Л.Н.Морозов и Г.Ф.Муляр (53) 681.327.6(088,8) (56) Патент Японии Ф 56-4999, кл. С 11 С 29/00, 1981..

Разработка полупроводниковых оперативных запоминающих устройств и пульта для их контроля и наладки.

Отчет МЭИ. / Руководитель работы

Ю.Н.Шанаев, В гос. регистрации

Г-87254. — М.: 1980, с. 111.

„„SU,„, 1249588 А1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ ОПЕРАТИВНОЙ ПАМЯТИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для функционального контроля больших интегральных схем оперативной памяти. Целью изобретения является упрощение устройства. Устройство содержит счетчик адреса, триггер записи-чтения, блок контроля, счетчик кадров, блок сравнения, триггер останова, генератор и формирователь сигналов выборки, Выходы счетчика адреса и счетчика кадров соединены с входами блока сравнения, выход которого является информационным выходом устройства, В устройстве обеспечивается проверка правильности чтения единицы (нуля) на фоне всех нулей (единиц) для каждой ячейки проверяемой интегральной микросхемы памяти. 1 ил.

1249588

Изобретение относится к автомати — I ке и вычислительной технике и может быть использовано для функционального контроля больших интегральных схем оперативной памяти.

Ъ 5

Цель изобретения - упрощение устройства.

На чертеже представлена схема устройства для контроля интегральных микросхем оперативной памяти. 10

Устройство содержит счетчик 1 адреса, триггер 2 записи-чтения, блок

3 контроля, счетчик 4 кадров, блок

5 сравнения, триггер 6 останова, генератор 7 и формирователь 8 сигналов 15 выборки.

Блок 3 контроля содержит одновибратор 9, блок 10 индикации, управляемый инвертор 11, счетчик 12 резуль— тата, элемент И 13 и триггер 14 ин- 20 дикации. Также показано подключение проверяемой микросхемы 15 к устройству.

Устройство для контроля интегральных микросхем оперативной памяти работает следующим образом.

Блок 5 сравнения осуществляет по— разрядное сравнение состояния счетчика 1 адреса и счетчика 4 кадров.

Результат сравнения записывается в 30 проверяемую микросхему 15 по адресу, определяемому счетчиком 1 адреса.

Импульс с генератора 7 передним фронтом стробирует блок 5 сравнения, единица на счетчик 1 адреса добавляется о его заднему фронту, вследствие чего сначала происходит сравнение состояния счетчика 1 адреса и счетчика 4 кадров, а затем появляется новый адрес, 40

В начале работы оба счетчика 1 и

4 обнулены. В результате сравнения их состояния блок 5 сравнения выдает логическую единицу, которая записывается в испытуемую микросхему 15 по нулевому адресу. В дальнейшем, по мере поступления импульсов с генератора 7, постоянно имеет место несравнение и по всем адресам в проверяемую микросхему 15 записываются нули, Импульс переполнения счетчика 1 адреса опрокидывает триггер 2 записичтения, состояние которого определяет режим работы микросхемы 15 памяти.

Далее происходит считывание информации по всем адресам. Единственная единица, записанная в проверяемую микросхему 15 в результате данного кад- ра, заносится через управляемый инвертор 11 в счетчик 12 результата.

В первом цикле информация проходит через управляемый инвертор 11, не меняя своего вида. В момент окончания чтения в результате обратного опрокидывания триггера 2 записи-чтения 2 в счетчик кадров 4 записывается единица. При повторной записи ин" формация отличается от записанной в предыдущем кадре. Так как в счетчик

4 кадров занесена единица, момент сравнения происходит не при нулевом адресе, а при первом.

Таким образом, при каждом новом кадре записи информации адрес записываемой единицы последовательно увеп личивается до 2 -I. После последнего кадра записи-считывания импульсов переполнения счетчика 4 кадров опрокидывается триггер 6 останова, Под воздействием сигнала с триггера 6 останова блок 5 сравнения выдает информацию, инверсную по отношению к той, которая выдается в первом цикле и которая записана в проверяемую микросхему 15.

При каждом кадре работы устройства, при записи информации по 2 ади ресам в микросхему 15 записывается одна единица и 2" -1 нулей, В процессе проверки микросхемы по первому циклу считывается информация в 2" кадров и, следовательно, в счетчик

i2 результата в случае проверки исправной микросхемы поступает точно

2" единиц. Во втором цикле работы сигнал с выхода триггера 6 останова переводит управляемый инвертор

8 в режим инвертирования. Вследствие этого информация, поступающая на счетчик 12 результата, точно такая же, как и в первом цикле, Счетчик

12 результата должен иметь n+I разряд. В этом случае при прохождении двух циклов работы в случае контроля исправной микросхемы 15 на вход счетчика 12 результата поступает

0+1

2 импульсов, он обнуляется и выдает сигнал переполнения, В устройстве индикация Годен загорается лишь в случае, если к моменту окончания второго цикла работы на счетчик 12 результата посту 1 пает точно 2 импульсов. Если к этому моменту на счетчик 12 результата поступает импульсов больше или меньn+q ше, чем 2, то загорается индикация

Если проводится контроль дефектной микросхемы 15 и число импульсов за время отработки полного цикла

n+ м проверки окажется меньше, чем 2 то к тому времени, когда появится импульс с одновибратора 9, импульс с выхода счетчика 12 результата отсутствует, триггер 14 индикации остается в начальном состоянии, которое по сигналу с триггера 6 останова индицируется, как "Брак".

25

Если дефектная микросхема по какой-либо причине выдает за время полного цикла проверки больше импульсов, чем 2, то импульс переполнения

Ь+4 счетчика 12 результата появляется раньше, чем импульс с одновибратора

9, триггер индикации 14 не опрокидыз 1249

"Брак". Это достигается тем, что в момент окончания второго цикла триггер 6 останова опрокидывается в начальное состояние, что приводит к остановке генератора 7 и запуску одновибратора 9.

На элемент И 13 поступает импульс переполнения с выхода. счетчика 12 результата, который оказывается внутри временного интервала, занимаемым импульсом с одновибратора 9 (случай проверки исправной микросхемы).

Поступая,на вход "Установка в 1" триггера 14 индикации, импульс с выхода элемента И 13 опрокидывает его <5 в состояние "Годен", которое тут же индицируется блоком 10 индикации.

588 вается и индицируется состояние

"Брак".

Формула и з о б р е т ения

Устройство для контроля интегральных микросхем оперативной памяти, содержащее блок контроля, первый вход которого является информационным входом устройства, генератор, вход которого соединен с одним выходом триггера останова, а выход подключен к входу формирователя сигналов выборки, выход которого является первым управляющим выходом устройства, триггер записи-чтения, один выход которого является вторым управляющим выходом устройства, счетчик адреса, выходы которого являются адресными выходами устройства, а выходы группы соединены с входами первой группы блока сравнения, входы второй группы которогб подключены к выходам группы счетчика кадра, о тл и ч а ю щ е е с я тем, что, с целью его упрощения, вход счетчика адреса и первый вход блока сравнения подключены к выходу генератора, выход счетчика адреса соединен с входом триггера записи-чтения, другой выход которого подключен к входу счетчика кадров, выход которого соеди- нен с входом триггера останова, один выход которого подключен к второму входу блока сравнения и к второму входу блока контроля, а другой выход соединен с третьим входом блока контроля, выход блока контроля является информационным выходом устройства.

1249588

Составитель О.Исаев

Редактор И.Дербак Техред О.Гортвай Корректор Л.Пилипенко

Заказ 4333/53

Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий.113035, Москва, Ж-35, Раушская наб., д. 4/5 с, Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4