Устройство для контроля логических блоков

Устройство для контроля логических блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для тестового контроля логических блоков. Цель изобретения - увеличение быстродействия; Устройство содержит генератор -тестов, блок синхронизации, дешифратор нуля, блок сравнения, регастр записи результатов сравнения, разрядный блок анализа несовпадений и шифратор адреса неисправности. При выявлении сигналов несовпадений блок сравнения фиксирует их и передает через регистр записи результатов сравнения для анализа в разрядный блок анализа несовпадений. Этот блок просматривает только те разряды, в которых зафикйсировано несовпадение t 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (ю G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ!. - БАКОВКЕ((А

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTH4 (21) 3856489/24-24 (22) 12,02.85 (46) 15.08.86. Бюл. У 30 (72) А. Н. Пархоменко, В. В. Голубцов, Е. Г. Ершова и Ю. И. Ковалев (53) 681 ° 3(088.8) (56) Авторское свидетельство СССР

Р 1005063, кл. G 06 F ll/26, 1980 °

Авторское свидетельство СССР

У 590744, кл. G 06 F 11/26, 1975. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для тесто-, вого контроля логических блоков. Цель изобретения — увеличение быстродействия; Устройство содержит генератор

-тестов, блок синхронизации, дешифратор нуля, блок сравнения, регистр записи результатов сравнения, разрядный блок анализа несовпадений и шифратор адреса неисправности. При выявлении сигналов несовпадений блок сравнения фиксирует их и передает через регистр записи результатов сравнения для анализа в разрядный блок анализа несовпадений. Этот блок просматривает только те разряды, в которых эафикисировано несовпадение. 2 ил.

1251086, .

Изобретение относится к автоматике и вычислительной технике и может быть использовано при тестовом контроле логических блоков.

Цель изобретения — увеличение быс. тродействия.

На фиг, 1 показана блок-схема уст" ройства; на фиг. 2 — блок анализа несовпадений.

Устройства фиг. 11 содержит генератор тестов, генератор 2 тактовых импульсов, распределитель 3 импульсов, разрядный блок 4 сравнения, ре" гистр 5 записи результатов сравнения, дешифратор 6, разрядный блок 7 анализа несовпадений, элементы И 8 и 9, шифратор 10 адреса неисправности, группу выходов 11 тестового на бора генератора тестов, выход 12 признака ошибки устройства, выходы

l3 признака адреса неисправности, группу выходов 14 эталонного отклика генератора тестов, блок 15 синхронизации (образован генератором тактовых импульсов и распределителем), дешифратор 16 нуля (образован дешифратором и элементами И), группу выходов контролируемого логического блока 17 (не показан).

Блок анализа несовпадений (фиг. 2) содержит триггеры 18.1 — 18. h (где и — числа выходов контролируемого логического блока), элементы ИЛИ

19.1 — 19.h, элементы ИЛИ 20.1

20.h, коммутатор 21 (образован элементами И 21.1 - 21,11), элементы

И 22.1 — 22.h элементы НЕ 23.1

23.1, триггер 24 пуска.

Устройство работает следующим образом.

Тестовый набор выдается на контролируемый логический блок по группе выходов 11 тестового набора ге-. нератора 1 тестов, а с выходов 14 эталонного отклика в разрядный блок

4 сравнения передается эталонный отклик, соответствующий ответным выходным реакциям контролируемого логического блока.

Тактовые импульсы поступают на распределитель 3 импульсов. Первый тактовый импульс поступает на вход синхронизации разрядного блока 4 сравнения. Этот тактовый импульс разрешает сравнение сигналов контролируемого логического блока с их эталонными значениями, поданными по входу .14. В результате сравнения

5

55 в разрядника блоке 4 сравнения обраэуется код, содержащий единицы в тех разрядах, где не произошло сравнения. По второму тактовому импульсу выходной код разрядного блока 4 сравнения переписывается на регистр 5 записи результатов сравнения.

Если дешифратор 6 выдает сигнал, свидетельствующий об отсутствии единиц на выходах регистра 5 записи результатов сравнения, этот сигнал поступает на вход элемента И 8, открывая тем самым его для прохождения тактового импульса, который поступает на вход блокировки генератора 2 тактовых импульсов и поступает на вход синхронизации генератора 1 тестов, Если на регистре 5 записи результатов сравнения записан код, содержащий единицы, все последующие тактовые сигналы поступают в разрядный блок 7 анализа несовпадений и червз открытый в данном случае элемент

И 9 — на выход 12 признака ошибки устройства. Тактовые импульсы производят опрос разрядов регистра 5.

Рассмотрим пример, когда произошло несовпадение выходных реакций контролируемого логического блока с их эталоном в }l -ом разряде (h-й адрес неисправности) . В этом случае только на входе h --ro элемента НЕ 23 разрядного блока 7 анализа несовпадений присутствует сигнал логической

"1", а на остальных разрядах — сигнал логического "О". При начальной установке системы триггер 24 пуска устанавливается в единичное состояние, а триггеры разрядов 18.1 — 18,hв нулевое состояние. Логические нули всех разрядов на входах соответ-. ствующих элементов НЕ 23 разрядного блока опроса несовпадений через элементы НЕ 23, ИЛИ 19 поступают íà Rвходы триггеров 18 соответствующего разряда и прочно удерживают их в ну" левом состоянии, Одновременна с этим через элементы И 22.1 — 22.11 -l образуется обходная цепь обхода данного разряда логической "1" прямого ,выхода триггера 24 пуска. Поэтому тактовый импульс с выхода блока 15 синхронизации поступает на синхровход разрядного блока 7 анализа несовпадений и с него — на С-входы всех триггеров 18 и триггера 24 пусЕсли несовпадение произошло на нескольких разрядах, то оцрос этих несовпадений производится следующим образом.

Например, несовпадение произошло во втором и 11 -ом разрядах, В этом случае на входе элемента НЕ 23,2 и входе элемента 23. и присутствует сигнал логической "1", а в других

1 125 ка. 1ак как на всех разрядах, кроме последнего, на входах сброса триггеров 18 присутствует инвертированный логическии 101, то эти разряды остаются в состоянии логического "0". В последнем разряде на входе сброса триггера 18 ° 11 присутствует сигнал инвертированной логической "1", и поэтому триггер 18, h примет значение в зависимости от значения логического !0 сигнала на его информационном входе.

В данном случае íа информационном входе триггера 18. h присутствует сигнал логической "1", который поступает с прямого выхода триггера 24 15 пуска через элементы ИЛИ 22.1, 20.1, И 22.2, ИЛИ 20.2, ..., И 22.tl --1, ИЛИ 20.11 — 1, Таким образом, триггер

18. и переводится в состояние логической "1", активизируя своим выхо- ZO дом соответствующий вход шифратора

10 адреса неисправности. На выходе шифратора выставляется двоичный или двоично-десятичный адрес неисправности, Единичный импульс, задержан- 25 ный на время переходного процесса при переключении триггера 18. И через элемент И 21.и, поступает через открытый элемент И 21. tj коммутатора

21 на соответствующий вход сброса одновременно-о разряда регистра записи результатов сравнения 5 и переводит 11 -ый разряд элементов памяти этого регистра в нулевое состояние.

Так как остальные Разряды элементов памяти регистра 5 записи находятся также в востоянии логического "0", то дешифратор 6 на своем прямом выходе вырабатывает разрешающий сигнал для элемента И 8, а на инверсном выходе — запрещающий сигнал для элемента И 9. Поэтому тактовый импульс поступает через элемент И 8 и блокирует выработку тактовых импульсов генератором 2, также поступает на вход синхрснизации генератора 1 тестов, который по этому сигналу выдает следующую тестовую последовательность.

1086 4

Разрядах на входах элементов HE сигнал логического "0". Поэтому, на входах сброса триггеров 18,2 и 18.h присутствует сигнал инвертированной логичес .эй "1", что позволяет этим триггерам принимать значения, соответствующие сигналам на их информационных входах, а триггеры 18.1, 18.3 — 18, h — 1 прочно удерживаются, в нулевом состоянии инвертированным логическим "0" на их входах сброса.

Таким образом, в сдвиге импульса опроса с выхода триггера 24 могут принимать участие только .второй и

ll-ый разряды. Следующий тактовый импульс устанавливает в единичное состояние триггер 18.2, так как единичное состояние прямого выхода триггера 24 пуска в этом случае поступает только на информационный вход. триггера 18.2 через элементы

И 22,1, ИЛИ 20 ° 1, На информационный вход триггера 18. q этот сигнал не проходит через закрытый элемент

И 22,2. Заметим, что этим импульсом триггер 24 переводится в состояние логического "0", т ° е. сдвигается только на один единичный импульс.

Единичное состояние триггера 18.2 активизирует соответствующий вход шифратора 10 адреса неисправности, который выставляет соответствующий адрес на своих выходах. Это же единичное состояние триггера 18.2 через элемент И 21.2 коммутатора поступает на соответствующий вход сброса элемента памяти регистра 5 записи, переводя в нулевое состояние соответствующий разряд регистра 5, Четвертый тактовый импульс переводит в нулевое состояние триггер 18.2, так как на его информационном входе присутствует уже сигнал логического

"0" с выхода триггера 24, и в единичное состояние триггер 18.ц, так как на его информационном входе присутствует сигнал логической "1" с прямого выхода триггера 18.2 через лементы

ИЛИ 20,2, И 22,3, ИЛИ 20,3,..., И 22, h -1, ИЛИ 20. 1 -1. Единичное состояние триггера 18.я аналогичным образом активизирует соответствующий вход шифратора адреса неисправности, формируя П --ый адрес неисправности.

Пятый тактовый импульс останавливает работу системы, так как дешифратор б вырабатывает соответствующие сигналы на своим прямом и инверсном выходах.

12 2 08(2

В СИС ТРМЕ ИГКЛЮЧЕНИ = эа rr атм ВРЕмекк на просмотр ра.-!.т?1)10в, на которых не произа{пла неср а RHp.k{I.I?I, так как разрядный бл<тк,т анализа несавпаде ний прои з B<2aHТ Опрос только не ср авнившкхся разрядов.

Ф 0 р и у л а ч з с б р е т е н и я

1 )

УСTPОЙСTВО ДЛЯ КО."IT ;2OЛЯ .<<01 ИЧЕС ких блоков, содержащее Генератор тестов, per HC Tp записи результа гав сРавнениЯ, РазРЯДный блок сРавне?{ИЯТ, раз р?Тднвтк б,?ОК а на)ткэ тlp Г<2ВПВ?тт?ткт< шифратор адреса неисправности и блок !

5 синхронизации,, причем Группа выходов эталонного отклика -.енератара тестов соединена с первой группой

{информационных ВхОДОB pаэ«т?1)1НQГQ бло- ка сравнения, выходы Равн<2 всех тт I I 2О разрядов которого соединены с информационными входами разрядов разряд-: ного блока анализа несовпадений, выходы которого соединены с информацион2

".{ыми входамк шифратора адреса HBHCIIравности, выходы ко-орого являются

Выхода1{к признака адреса неисправное и уст120йства,, Вход уст ано Вкл КОТО ра О со< динен с входам установки

ЗО

Я II H <-, т Г, .{1?т {2 У Я ак П т,{ «т Д Н < т С<2 В тт Я <1 Е—

Нlт H ВХОдам Сброса рР { КСТI) а 3 атТКСИ

I1p- <тт{ьт атал ГГ pвне?тт«1я пер выл Bbl." .О<п

<1 "1Гт к а т" H?Тхттаниэ ацкк со<э ттк?т..: н со втхат-,от1 С111<ХРОПттэ аттти11 РЕ{ГК<- ТРа 3 аПИСИ результатов сравнения Втаоай выха)т 35 блока синхрон<тизацик соединен с вхаттам синхронкэацик разрядного блока анап.-:за несовпадений, выход признака тестового набора генератора те " OB

" oe,2и -leH c «<хода?я пуске блт-тк -, cl: нхра= т Г{ нкзацкк, при этом разрядный блок анализа несовпадений со?.;ержит. В таъцом т -М 12аэ-. ЯДЕ (т ., „, Л 11 - ЧКСЛО Bbi ходов BQHTpoëllr{. eìoão логическага

< б,<тат{а) „кис<ме и-Го разрятМЫ, триг? е13. 41 элемент НЕ-,, первый Тлемент И.<)И и э{1емент И-, а 11 -й разряд содержит .ркггер,, =-.чемент НГ. <я элемент - НЯ„, при„eì вхоц уста1{ОВК11 раэр. :диого .11?Ока акал Y<за 1есов«адении Гаединт -", пРрвыми Вхада1Б< пе)-. Bb

111)ттт{ ттаэт?ЯДОВ C «kepBOrO ПО (11 -1; -й к первым Pходом ".:?Ie:4ekiTû ИЛ1 П -ГО разряда разрядного блока а,.-;ализа,, О " 1 N Ч -1 Ю Ш Е Е " Я ТРМ, "ITO

Г тТЕЛЬЮ ттвЕ?тттвтЕ Ня Отт{ГТр<7П{ЗР " ВИЯ устр !f<ство содержит дешифратор k y;.;я, 4 р .эрядный блок анап 1;:а несовгтадений садержиT коммутатop и {.р, Г;-!. Ттуска, а

Раз)2ЯДы Р ГО с пеРВО ГО 11{! (и ) Й сОДРР жит вторые элементы Б !И,?тричем Выходы регистра записи результатов cpBBIIe ния соеди?Тены с информационнымк

Е1ХадаМИ ДРШ?тфраТОра НУЛЯ р ВХОД СИН хранизации которого соединен со вторым выхо?10М блока синхронизации, тре. тий Выхo,{< которого соединен с вхоДам синхронизации разрядного блока сравнет-.ия,, прямой выход дешифратара

:-уля <=Оединен с Входом блокировки блока синхронизации и входом синхронизации генератора тестов, инверсный выход дешкфратара нуля соединен с выходом признака ошибки устройства, а в разрядном блоке анализа несовпадений единичный вход триггера пуска соединен с Входом установки устройства, информационный вход триггера пуска подключен к шине нулевого потенциала устройства, входы синхронизации триггера всех разрядов соединеНЬ{ С BXQ)IOX СКНХРОНИЗаЦКИ РаЗРЯДНОГО бла:{а анализа несовпадений, с входом синхронизации триггера пуска и управляюшим входом коммутатора, информационные Входы которого соединены с Выхадамк триггеров всех разрядов, с первымл входами вторых элементов «{ЛИ разрядов с первого по (11-1)-й л выходами разрядного блока анализа несовпадений,, входы элементов HF. Bcex разрядов соединены с соответствую;!!HI

Входами первых элементов И<6"., и с первымк входами элементов И саответ:= твуюцих разрядов„, выход элемента НЕ

П--га разрядe coeäèkieH са вторым входом элемента И?Д1 !! -го разряда, выХОД К<ЗТ<2РО "Q СОЕДИНЕН ". ВХОДОМ CGPO

TPHl «РРа ) . - ГО Раз«т,--.Да ВЬ{ХОД<,1

„:,;.BbIõ 1лементов ИХП.:. т,а -2яд в с ?Ie« .1 о <О 1? 0 (r{ -- 1 ) - 1. с О ед и 1< e Hbl с О в х Од ами

:.. :РОСа ТРКт ГЕРОГ< ОДНОИМЕННЫХ РаЗРЯдоз., Вь{хады элемент QB И 20 .;рядo?! ттЕРВОТ"O HO (1" ) — 11 ГОЕДИНЕНЬ1

< т БТОРЫМтт ВХОДами ВTОPb!2 Г РlseHT<?B

И <И аднаИМЕННЪ?Х Гаэрядоэ, ВЪ, ХОДЫ

В т О рЫХ Л - МР тт г т-т тэ 1{ДИ <. p 3 p R „1 O B т- Р р—

-:<0ã0 ?10 111- !l ))-й сое Illне Ib!,. инфарма?ТНОТ{нымк вход:.?rH три; Рров:. =.эрядав

LO В ТО!20 ГО Пт 11 " Й,И С 0 ° . 0 . "т.«т ВХОД С .<Ч ЗЛЕМЕНтОВ 1: 12;<ЗРЯДОВ CO ВТОРОГО

ПО (I-.- ) -й ВЫХОтт ТрИГГЕ2а ПУСК=: СОЕ)25!086 динен с вторым входом элемента И первого разряда и инфорг мационным входом триггера первого разряда.

OHmp.

8.dn. /7 коитр.

ОЛ. f7

1251086

Составитель А. Сиротская

Техред И. Гайдоа Корректор А. Обру ар

РеДактор Т, Митейко

Заказ 4412/46

Тираж 671 Подписное

ВНИЕПИ Государственного комитета СССР по делам изобретений и открытий

1 13035,,Москва, Ж"35, Раушская наб., д, 4/5

Ю

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4